Παρουσίαση/Προβολή

(ECE378) -  ΔΗΜΗΤΡΙΟΣ ΖΙΟΥΖΙΟΣ, ΝΙΚΟΛΑΟΣ ΑΣΗΜΟΠΟΥΛΟΣ

Περιγραφή Μαθήματος

Επίπεδο Μαθήματος:   Προπτυχιακό

Είδος Μαθήματος:          Υποχρεωτικό Κατεύθυνσης

Εξάμηνο:             9

Κατεύθυνση:     Κατεύθυνση Υπολογιστών και Ηλεκτρονικής

Διδακτικές Μονάδες:    5

Ώρες διδασκαλίας:         4

 

Περιεχόμενο:   

Γλώσσες περιγραφής υλικού. Γλώσσα VHDL, επίπεδα συμπεριφοράς και δομής. Σχεδίαση προχωρημένων συνδυαστικών και ακολουθιακών ψηφιακών κυκλωμάτων με χρήση της γλώσσας VHDL. Σχεδίαση μνημών, επεξεργαστών. Λογική και χρονική προσομοίωση. Σύνθεση. Προγραμματισμός επαναπρογραμματιζόμενου υλικού (FPGAs - CPLDs). Χρήση έτοιμων πυρήνων (IP cores), συστήματα πάνω σε ένα chip (SoC). Προγραμματισμός ενσωματωμένων πυρήνων.

Εργαστηριακές ασκήσεις σε VHDL, προγραμματισμός και επικοινωνία με επαναπρογραμματιζόμενο hardware.

 

Αναμενόμενα μαθησιακά αποτελέσματα:         

Με την επιτυχή ολοκλήρωση του μαθήματος, οι φοιτητές  αποκτούν γνώση και κατανόηση των παρακάτω θεμάτων:

• την σημασία χρήσης των γλωσσών περιγραφής υλικού (HDLs),
• την αύξηση της παραγωγικότητας με HDLs,
• τη ροή εργασίας σχεδιασμού σε επαναπρογραμματιζόμενες λογικές δομές,
• την ορθή χρήση της γλώσσας VHDL στην ψηφιακή σχεδίαση,
• την έννοια του συστήματος σε ένα ολοκληρωμένο (System-on-Chip, SoC)
• τον προγραμματισμό εσωτερικών πυρήνων επεξεργαστών σε ένα FPGA

 

Με την επιτυχή ολοκλήρωση του εργαστηριακού τμήματος του μαθήματος, οι φοιτητές    αποκτούν γνώση και κατανόηση των παρακάτω θεμάτων:

• των πλεονεκτημάτων της γλώσσας VHDL σε σχέση με τη σχηματική περιγραφή,
• της συγγραφής και αποσφαλμάτωσης σε γλώσσα VHDL,
• της ορθής χρήσης όλων των εντολών VHDL,
• της λογικής προσομοίωσης ψηφιακών κυκωμάτων,
• της σύνθεσης σε FPGAs και CPLDs,
• της εκτίμησης των χρονικών καθυστερήσεων στο υλικό,
• της μεταφοράς του σχεδιασμού σε FPGAs και CPLDs,
• της επικοινωνίας με το επαναπρογραμματιζόμενο υλικό.

 

Προαπαιτούμενα:         

Ψηφιακή Σχεδίαση.

 

Μέθοδοι Διδασκαλίας:               

Διαλέξεις, διαφάνειες powerpoint, σημειώσεις από τον διδάσκοντα, ασκήσεις εργαστηρίου, εβδομαδιαίες εργαστηριακές εργασίες.

 

Αξιολόγηση:     

Τελικές εξετάσεις θεωρίας  50%, εργαστηριακές ασκήσεις 50%,

 

Βιβλιογραφία:

ΠΟΓΑΡΙΔΗΣ ΔΗΜΗΤΡΙΟΣ, ΨΗΦΙΑΚΗ ΣΧΕΔΙΑΣΗ ΜΕ ΤΗ ΓΛΩΣΣΑ VHDL, Μούργκος Ιωάννης, Έκδοση: 2/2010.

Peter J Ashenden, Ψηφιακή Σχεδίαση με VHDL, Έκδοση: 1η/2010, ΕΚΔΟΣΕΙΣ ΝΕΩΝ ΤΕΧΝΟΛΟΓΙΩΝ ΜΟΝ. ΕΠΕ ISBN: 978-960-6759-505, Κωδικός Βιβλίου στον Εύδοξο: 64314

 

VOLNEI A. PEDRONI, Σχεδιασμός κυκλωμάτων με τη VHDL, Έκδοση: 1η/2008, ΕΚΔΟΣΕΙΣ ΚΛΕΙΔΑΡΙΘΜΟΣ ΕΠΕ, ISBN: 978-960-461-118-8, Κωδικός Βιβλίου στον Εύδοξο: 13901.

 

Brown, Vranesic , Σχεδίαση Ψηφιακών Συστημάτων με τη Γλώσσα VHDL, Έκδοση: 3η Έκδοση/2011, ΕΚΔΟΣΕΙΣ Α. ΤΖΙΟΛΑ & ΥΙΟΙ Α.Ε., ISBN: 978-960-418-340-1, Κωδικός Βιβλίου στον Εύδοξο: 18548944

 

BROWN, FUNDAMENTALS OF DIGITAL LOGIC WITH VERILOG DESIGN, Εκδόσεις Επίκεντρο, Έκδοση: 3/2013.

Ημερομηνία δημιουργίας

Σάββατο 7 Μαρτίου 2020