

- 15.10 Εξηγήστε τις αρχές στις οποίες βασίζεται η Ενσωματωμένη Αυτο-Δοκιμή (BIST). Ποια είναι τα πλεονεκτήματα και τα μειονεκτήματα της;
- 15.11 Σας ζητείται να σχεδιάστε έναν εξαιρετικά γρήγορο διαιρέτη συχνότητας διά οκτώ, ο οποίος φτάνει στα όρια των δυνατοτήτων της τεχνολογίας κατασκευής που χρησιμοποιείτε. Ποια στρατηγική δοκιμής θα χρησιμοποιήσετε για να ελέγχετε το διαιρέτη; Εξηγήστε τους λόγους της επιλογής σας.
- 15.12 Σχεδιάστε έναν καταχωρητή, ο οποίος θα ελαχιστοποιεί τον αριθμό των τρανζίστορ, αλλά θα επιτρέπει την ωλοποίηση της παράλληλης ανίχνευσης όπως περιγράφεται στο Σχήμα 15.17.
- 15.13 Εξηγήστε πώς μπορεί να χρησιμοποιηθεί μια γεννήτρια ψευδοτυχαίων ακολουθών (PRSG) για τη δοκιμή ενός χειριστή δεδομένων των 16 bit. Πώς θα μπορούσαν να συλλεχθούν και να ελεγχθούν οι έξοδοι;
- 15.14 Σχεδιάστε το διάγραμμα βαθμίδων για μια γεννήτρια δοκιμής η οποία πρόκειται να χρησιμοποιηθεί για τη δοκιμή μιας στατικής RAM 4Kx32.
- 15.15 Αναζητήστε την προέλευση του όρου «shmoo».

## Γλώσσες Περιγραφής Hardware

### A.1 Εισαγωγή

Αυτό το παράρτημα αποτελεί μια σύντομη εισαγωγή στις SystemVerilog και VHDL, δύο Γλώσσες Περιγραφής Υλικού (Hardware Description Languages, HDL). Σε πολλά βιβλία, οι HDL αντιμετωπίζονται ως γλώσσες προγραμματισμού, αλλά στην πραγματικότητα μπορούν να γίνουν καλύτερα κατανοητές ως μια μορφή περιγραφής του hardware υψηλαριών συστημάτων. Ο καλύτερος τρόπος για να ξεκινήσετε ένα σχεδιαστικό έργο είναι να καταστρέψετε, στο μαλό σας ή σε χαρτί, το hardware του ζητούμενου συστήματος. (Για παράδειγμα, ο επεξεργαστής MIPS περιλαμβάνει έναν ελεγκτή FSM κι ένα μονοπάτι δεδομένων αποτελούμενο από καταχωρητές, αθροιστές, πολυπλέκτες, κ.λπ.). Στη συνέχεια γράψετε τον HDL κώδικα που «περιγράφει» το hardware σ' ένα εργαλείο σύνθεσης. Ενα σύνηθες αφάλλα που κάνουν οι αρχάριοι είναι το ότι ξεκινούν να γράφουν ένα πρόγραμμα χωρίς να μελετήσουν το hardware στο οποίο αναφέρεται. Εάν δεν γνωρίζετε σε τι είδους hardware αναφέρεστε, είναι σχεδόν σίγουρο ότι θα οδηγηθείτε σε εσφαλμένο αποτέλεσμα. Σε ορισμένες περιπτώσεις αυτό μπορεί να εκδηλωθεί με την ύπαρξη επιπλέον μανδαλωτών σε μη αναμενόμενες θέσεις μέσα στο κύκλωμά σας. Σε όλες περιπτώσεις μπορεί να οδηγήσει σ' ένα κύκλωμα πολύ αργότερο απ' ότι απαιτείται, ή ένα κύκλωμα που οποιος χρησιμοποιεί πολύ περισσότερες πόλεις απ' όσες θα χρειαζόταν εάν το είχατε εξαρχής περιγράψει πο προσεκτικά.

Σ' αυτό το παράρτημα ακολουθούμε μια μάλλον ασυνήθιστη προσέγγιση, καλύπτοντας παράλληλα τις SystemVerilog και VHDL. Αφιερώνουμε μια στήλη κειμένου για κάθε γλώσσα, πράγμα το οποίο διευκολύνει τη συγκριτική μελέτη τους. Την πρώτη φορά που θα διαβάσετε το παράρτημα, επικεντρωθείτε μόνο στη μία ή την άλλη γλώσσα. Αφού μάθετε τη μία, θα είστε σε θέση να μάθετε γρήγορα και την άλλη, εάν χρειαστεί. Όσον αφορά το που από τις δύο γλώσσες HDL είναι ανώτερη, οι διαμάχες μαίνονται ακόμα με θρησκευτικό ζήλο. Σύμφωνα με μια μεγάλη έρευνα που διεξήχθη το 2007 [Cooley07], το 73% των ερωτηθέντων χρησιμοποιούσαν πρωτότυπα τις Verilog/SystemVerilog το 20% την VHDL, αλλά το 41% δήλωσε ότι ήταν υποχρεωμένο να χρησιμοποιεί και τις δύο λόγω παλαιότερου κώδικα που πέρασε στα χέρια τους, λόγω έτοιμων εξαρτημάτων που χρησιμοποιούσαν (intellectual property [IP] blocks), ή απλώς επειδή η Verilog υποστηρίζει καλύτερα τις netlist. Για το λόγο αυτό, πολλοί σχεδιαστές χρειάζεται να γνωρίζουν και τις δύο γλώσσες, ενώ τα περισσότερα εργαλεία CAD τις υποστηρίζουν επίσης.

Από την εμπειρία μας, ο καλύτερος τρόπος για να μάθετε κανείς μια γλώσσα HDL είναι διά παραδείγματος. Οι γλώσσες HDL έχουν συγκεκριμένους τρόπους για την περιγραφή των διάφορων κατηγοριών λογικής αυτοί αποκαλούνται ιδιώματα (idioms). Ο σύρχος μας σ' αυτό το παράρτημα είναι να σας δείξουμε πώς να γράφετε το ουσιώδη ιδιώμα HDL για κάθε τύπο δομικής μονάδας, καθώς και πώς να συνεννόνετε όλες τις δομικές μονάδες μαζί για να παράγετε ένα λειτουργικό σύστημα. Θα επικεντρωθούμε σ' ένα συνθέσιμο (synthesizable) υποσύνολο της HDL, επαρκές για την περιγραφή οποιασδήποτε λειτουργίας σε επίπεδο hardware. Σε περιπτώσεις όπου απαιτείται η περιγραφή συγκεκριμένου hardware, αναζητήστε ένα παρόμοιο παράδειγμα και προσαρμόστε το κατάλληλα για τους οκοπούς σας. Οι δύο γλώσσες περιλαμβάνουν πολλές επιπλέον δυνατότητες, οι οποίες είναι κοινώς χρήσιμες για την ανάπτυξη περιβαλλόντων δοκιμής και, ως εκ τόπου, υπερβαίνουν τα όρια των παρόντος βιβλίου. Δεν οκοπεύουμε να περιγράψουμε ενδελεχώς το συντακτικό των γλωσσών, αφενός επειδή είναι κοινωνικό και αρετέρου επειδή θεωρούμε ότι ενθαρρύνει την αντιμετώπιση τους ως γλώσσες προγραμματισμού και όχι ως εργαλεία για την περιγραφή του hardware. Θα πρέπει να είστε ιδιαίτερα προσεκτικοί όταν περιματίζετε με όλες δυνατότητες σε κώδικα ο οποίος πρόκειται να μεταφερθεί σε κάποιο εργαλείο σύνθεσης. Υπάρχουν πολλοί τρόποι για να γράψετε κανείς HDL κώδικα του οποίου η συμπεριφορά στην προσομοίωση και στη σύνθεση θα διαφέρει, γεγονός το οποίο οδηγεί σε εσφαλμένη λειτουργία του ολοκληρωμένου ή στην ανάγκη διόρθωση σφαλμάτων αφού ολοκληρωθεί η σύνθεση. Το υποσύνολο της κάθε γλώσσας που θα καλύψουμε εδώ είναι ειδικά επιλεγμένο ώστε να ελαχιστοποιεί τέτοιου είδους προβλήματα.



## A.2 Συνδυαστική Λογική

Οι έξοδοι ενός κυκλώματος συνδυαστικής λογικής εξαρτώνται μόνο από τις τρέχουσες εισόδους· η συνδυαστική λογική δεν έχει μνήμη. Σ' αυτή την ενότητα θα μάθετε πώς να γράψετε μοντέλα συμπεριφοράς για κυκλώματα συνδυαστικής λογικής χρησιμοποιώντας γλώσσες HDL.

### A.2.1 Bitwise Τελεστές

Οι *bitwise* (επιπέδου bit) τελεστές επενεργούν σε οίματα του ενός bit, ή σε διαύλους πολλαπλών bit. Η λειτουργική μονάδα in στο Παράδειγμα A.3 περιγράφει τέσσερις αντιστροφείς συνδεδεμένους σε διαύλους των 4 bit.

Παράδειγμα A.3 Αντιστροφείς

#### SystemVerilog

```
module inv(input logic [3:0] a,
            output logic [3:0] y);


    assign y = ~a;
endmodule
```

#### VHDL

```
library IEEE; use IEEE.STD_LOGIC_1164.all;

entity inv is
    port(a: in STD_LOGIC_VECTOR(3 downto 0);
         y: out STD_LOGIC_VECTOR(3 downto 0));
end;

architecture synth of inv is
begin
    y <= not a;
end;
```



ΣΧΗΜΑ A.4 Η μονάδα inv.

Η λειτουργική μονάδα gates στο Παράδειγμα A.4 επιδεικνύει τη χρήση bitwise τελεστών σε 4-bit διαύλους για διάφορες άλλες λογικές συναρτήσεις.

Παράδειγμα A.4 Λογικές Πύλες

#### SystemVerilog

```
module gates(input logic [3:0] a, b,
              output logic [3:0] y1, y2,
              y3, y4, y5);

/* 5 διαφορετικές λογικές πύλες 2 εισόδων
   που επενεργούν σε διαύλους 4 bit */
assign y1 = a & b; // AND
assign y2 = a | b; // OR
assign y3 = a ^ b; // XOR
assign y4 = -(a & b); // NAND
assign y5 = -(a | b); // NOR
endmodule
```

Τα σύμβολα  $\wedge$ ,  $\wedge\wedge$  και  $\vee$  είναι παραδείγματα τελεστών της SystemVerilog, ενώ τα  $a$ ,  $b$  και  $y1$  είναι τελεστέοι. Οι συνδυασμοί τελεστών και τελεστών, όπως π.χ.  $a \wedge b$ ,  $\neg(a \wedge b)$ , σχηματίζουν εκφράσεις. Μια πλήρης «οδηγία», όπως η `assign y4 = -(a & b);` αποκαλείται εντολή (statement).

#### VHDL

```
library IEEE; use IEEE.STD_LOGIC_1164.all;

entity gates is
    port(a, b: in STD_LOGIC_VECTOR(3 downto 0);
         y1, y2, y3, y4,
         y5: out STD_LOGIC_VECTOR(3 downto 0));
end;

architecture synth of gates is
begin
    -- 5 διαφορετικές λογικές πύλες 2 εισόδων
    -- που επενεργούν σε διαύλους 4 bit
    y1 <= a and b;
    y2 <= a or b;
    y3 <= a xor b;
    y4 <= a nand b;
    y5 <= a nor b;
end;
```

#### SystemVerilog (συνέχεια)


`H assign out = in1 op in2;` αποκαλείται εντολή συνεχούς ανάθεσης (continuous assignment statement). Οι εντολές συνεχούς ανάθεσης τερματίζονται μ' ένα χαρακτήρα ελληνικού ερωτηματικού. Οποτεδήποτε αλλάζουν οι εισοδοι στη δεξιά πλευρά του = σε μια εντολή συνεχούς ανάθεσης, η έξοδος στην αριστερή πλευρά υπολογίζεται εκ νέου. Δηλαδή, οι εντολές συνεχούς ανάθεσης περιγράφουν συνδυαστική λογική.

Παράρτημα A: Γλώσσες Περιγραφής Hardware

#### VHDL (συνέχεια)

`H out <= in1 op in2;` είναι τελεστές της VHDL, ενώ τα  $a$ ,  $b$  και  $y1$  είναι τελεστέοι. Οι συνδυασμοί τελεστών με τελεστέους, όπως π.χ.  $a$  and  $b$ ,  $a$  or  $b$ , σχηματίζουν εκφράσεις. Μια πλήρης «οδηγία» -όπως η `y4 <= a nand b;`- αποκαλείται εντολή (statement).

`H out <= in1 op in2;` είναι μια εντολή ταυτόχρονης ανάθεσης σήματος (concurrent signal assignment statement). Στην VHDL, οι εντολές ανάθεσης τερματίζονται μ' ένα χαρακτήρα ελληνικού ερωτηματικού. Οποτεδήποτε αλλάζουν οι εισοδοι στη δεξιά πλευρά του <= σε μια εντολή ταυτόχρονης ανάθεσης σήματος, η έξοδος στην αριστερή πλευρά υπολογίζεται εκ νέου. Δηλαδή, οι εντολές ταυτόχρονης ανάθεσης σήματος περιγράφουν συνδυαστική λογική.



ΣΧΗΜΑ A.5 Πύλες

### A.2.2 Σχόλια και κενός χώρος

Το Παράδειγμα A.4 παρουσιάζει τη μορφοποίηση των σχολίων. Οι SystemVerilog και VHDL δεν είναι εκλεκτικές όσον αφορά στη χρήση κενού χώρου - δηλαδή, κενών διαστημάτων, στρολοθών (tabs) και αλλαγών γραμμών. Σε κάθε περίπτωση όμως, η χρήση κατάλληλων επιπέδων εσοχών και κενών γραμμών είναι σημαντική για την αναγνωστότητα πολλών εργαλείων. Θα πρέπει να διοθετήσετε ένα συνεπές και ομοιόμορφο σχήμα όσον αφορά τη χρήση κεφαλαίων/πεζών και χαρακτήρων κάτω παύλας στα ονόματα των σημάτων και των λειτουργικών μονάδων.

#### SystemVerilog

Στην SystemVerilog, τα σχόλια είναι διοικητικά με αυτά των γλωσσών C και Java. Τα σχόλια που ξεκινούν με τους χαρακτήρες /\* συνεχίζουν πιθανώς καταλαμβάνοντας πολλαπλές γραμμές, έως το επόμενο ζεύγος χαρακτήρων \*/. Τα σχόλια που ξεκινούν με το // συνεχίζουν έως το τέλος της ίδιας γραμμής. Η VHDL δεν κάνει διάκριση μεταξύ κεφαλαίων-πεζών. Τα y1 και Y1 θεωρούνται διαφορετικά σήματα στην SystemVerilog. Ωστόσο, η χρήση σημάτων που διαφέρουν μόνο ως προς την αναγραφή κεφαλαίων/πεζών προκαλεί σύγχυση και είναι μια επικίνδυνη πρακτική.


#### VHDL

Στην VHDL, τα σχόλια ξεκινούν με τους χαρακτήρες - και συνεχίζουν έως το τέλος της γραμμής. Τα σχόλια που εκτείνονται σε πολλαπλές γραμμές πρέπει να περιλαμβάνουν τους χαρακτήρες -- στην αρχή κάθε γραμμής. Η VHDL δεν κάνει διάκριση μεταξύ κεφαλαίων-πεζών. Τα y1 και Y1 είναι το ίδιο σήμα για την VHDL. Ωστόσο, είναι πιθανό να κάνουν διάκριση μεταξύ κεφαλαίων-πεζών άλλα εργαλεία στα οποία μπορεί να μεταφέρεται η αρχεία σας, πράγμα το οποίο οδηγεί σε δυστιλάσια σφάλματα εάν αναμειγνύετε αδιακρίτικα κεφαλαίους και πεζούς χαρακτήρες.

### A.2.3 Τελεστές Μείωσης

Οι τελεστές μείωσης υποδηλώνουν την ύπαρξη μιας πύλης πολλαπλών εισόδων που επενεργεί σ' ένα μεμονωμένο διάυλο. Το Παράδειγμα A.5 περιγράφει μια 8-εισόδων πύλη AND, με εισόδους  $a_0$ ,  $a_1$ , ...,  $a_7$ .





#### **ΣΧΗΜΑ A.8 Πολυπλέκτης 4:1.**

Το Σχήμα A.8 παρουσιάζει το σχηματικό για τον πολυπλέκτη 4:1 που παρήγαγε το Synplify Pro. Η συγκεκριμένη εφαρμογή χρησιμοποιεί διαφορετικό σύμβολο για τον πολυπλέκτη από αυτό που χρησιμοποιήσαμε έως τώρα στο παρόν βιβλίο. Ο πολυπλέκτης έχει πολλαπλές εισόδους δεδομένων (d) και μία εισόδου enable (e), τύπου "one-hot" (επομένως θέτει τη θέση του πο σημαντικού 1, ενώ τα υπόλοιπα ψηφία μπρενζίζονται). Όταν δίνεται ένα από τα σήματα enable, τα σχετικά μ' αυτό δεδομένα περνούνται στην εξόδου. Κια παράδειγμα, όταν  $s[1] = s[0] = 0$ , η κάτω πόλη AND,  $un1\_s\_5$ , παράγει ένα 1, ενεργοποιώντας την κάτω είσοδο του πολυπλέκτη και αναγκάζοντάς την να επιλέξει την δόθηκε στην  $d[3:0]$ .

#### A.2.5 Εσωτερικές Μεταβλητές

Συνά, είναι βολικό οι πολύπλοκες συναρτήσεις να διαχωρίζονται σε μικρότερα, διαδοχικά βήματα. Για παράδειγμα, ένας πλήρης αθροιστή όπως αυτός που περιγράφεται στην Ενότητα 11.2.1, είναι ένα κύκλωμα με τρεις εισόδους και δύο εξόδους, οι οποίες ορίζονται από τις σημείες

$$\begin{aligned} S &= A \oplus B \oplus C_{\text{in}} \\ C_{\text{out}} &= AB + AC_{\text{in}} + BC_{\text{in}} \end{aligned} \quad (\text{A.1})$$

Εάν ορίζουμε τι εγδιάληψη σήματα  $P$  και  $G$

$$P = A \oplus B \quad G = AB \quad (\text{A.2})$$

μπορούμε να αναδιατυπώσουμε τον πλήρη αθροιστή ως εξής:

$$\begin{aligned} S &= P \oplus C_{\text{in}} \\ C_{\text{out}} &= G + PC_{\text{in}} \end{aligned} \tag{A.3}$$

Τα  $P$  και  $G$  αποκαλούνται εσωτερικές μεταβλητές (internal variables) επειδή δεν είναι ούτε εισοδοί - χρηματοποιούνται μόνο εσωτερικά στη λειτουργική μονάδα. Είναι παρόμοιες με τις τοπικές μεταβλητές στις γλώσσες προγραμματισμού. Το Παράδειγμα  $A.8$  δείχνει πώς χρηματοποιούνται σε γλώσσες  $C$ .

#### Παράδειγμα A.8 Πλήρης αθροιστής

SystemVerilog

Στην SystemVerilog, τα «εσωτερικής χρήσης» σήματα δηλώνονται σε νήθωσ ας logic.

```

module fulladder(input  logic a, b, cin
                  output logic s, cout);

    logic p, g;

    assign p = a ^ b;
    assign g = a & b;

    assign s = p ^ cin;
    assign cout = g | (p & cin);
endmodule

```

VH1

Σπην VHDL, χρησιμοποιούνται σήματα για την αναπαράσταση εσωτερικών μεταβλητών, των οποίων οι τιμές ορίζονται από εντολές ταυτόχρονης ανάθεσης σήματος, όπως η  $p \leftarrow a \text{ xor } b$ .

```


library IEEE; use IEEE.STD_LOGIC_1164.all;

entity fulladder is
    port(a, b, cin: in STD_LOGIC;
         s, cout: out STD_LOGIC);
end;

architecture synth of fulladder is
    signal p, g: STD_LOGIC;
begin
    p <= a xor b;
    g <= a and b;

    s <= p xor cin;
    cout <= g or (p and cin);
end;

```



**FIGURE A-9** fulladder

#### **ΣΧΗΜΑ A.8 Πλέοντες αθλητισμός**

Στις γλώσσες HDL, οι εντολές ανάθεσης (`assign` στην SystemVerilog και `<=` στην VHDL) λαμβάνουν χώρα ταυτόχρονα. Αυτό διαφέρει από τις συμβατικές γλώσσες πρограмματισμού όπως ο C και Java, στις οποίες οι εντολές αποτιμώνται με τη σειρά με την οποία γράφονται. Σε μια συμβατική γλώσσα, είναι ομηραντικό το  $S = P \oplus C_{in}$  να έπειτα του  $P = A \oplus B$ , επειδή οι εντολές εκτελούνται ακολουθιακά. Σε μια γλώσσα HDL, η σειρά αποτίμησης είναι άνευ σημασίας: οι εντολές ανάθεσης αποτιμώνται οποτεδήποτε στα σήματα στη δεξιά πλευρά της εντολής αλλάζοντας την τιμή τους, ανεξάρτητα από τη σειρά με την οποία εμφανίζονται σε μια λειτουργική μονάδα.

### A.2.6 Προτεραιότητα και Άλλοι Τελεστές

Παρατηρήστε ότι περικλείουμε σε παρενθέσεις τον υπολογισμό  $cout$ , για να καθορίσουμε την σειρά εκτέλεσης των πράξεων ως  $C_{out} = G + (P \cdot C_{in})$ , και όχι ως  $C_{out} = (G + P) \cdot C_{in}$ . Εάν δεν είχαμε χρησιμοποιήσει παρενθέσεις, θα ισχύει η προκαθορισμένη από τη γλώσσα σειρά εκτέλεσης των πράξεων. Το Παράδειγμα A.9 επιδεικνύει την προτεραιότητα των τελεστών, από το υψηλότερο έως το χαμηλότερο επίπεδο, για κάθε γλώσσα.

Παράδειγμα A.9 Προτεραιότητα Τελεστών

SystemVerilog

ΠΙΝΑΚΑΣ A.1 Προτεραιότητα τελεστών στην SystemVerilog

| Op           | Meaning                            |
|--------------|------------------------------------|
| -            | NOT                                |
| *, /, %      | MUL, DIV, MOD                      |
| +, -         | PLUS, MINUS                        |
| <<, >>       | Λογική ολισθηση αριστερά/δεξιά     |
| <<<, >>>     | Αριθμητική ολισθηση αριστερά/δεξιά |
| <, <=, >, >= | Σχετική σύγκριση                   |
| ==, !=       | Σύγκριση ισότητας                  |
| &, ~&        | AND, NAND                          |
| ^, ~^        | XOR, XNOR                          |
| , ~          | OR, NOR                            |
| ? :          | Εκτέλεση υπό συνθήκη               |

Στην SystemVerilog, η προτεραιότητα τελεστών είναι παρόμοια με αυτή που χρησιμοποιείται σε άλλες γλώσσες προγραμματισμού. Συγκεκριμένα, όταν υποδεικνύει ο Πίνακας A.1, η AND έχει προτεραιότητα έναντι της OR. Εκεκταλλέψαμε αυτή την σειρά προτεραιότητας, μπορούμε να εξαλείψουμε τις παρενθέσεις στο ακόλουθο παράδειγμα.

```
assign cout = g | p & cin;
```

Οι παραπάνω πίνακες προτεραιότητας περιλαμβάνουν και άλλους τελεστές - αριθμητικούς, ολισθητικούς (μετατόπισης) και σύγκρισης. Για υλοποίησης αυτών των λειτουργιών σε επίπεδο hardware, ανατρέξτε στο Κεφάλαιο 11. Η αφαιρεσθήσατε από την σειρά προτεραιότητας και τις ολισθητικές καταναλώνουν σημαντικά περισσότερη επιφάνεια (εκτός κι αν στις πράξεις εμπλέκονται εύκολες σταθερές). Η υλοποίηση των πράξεων διαίρεσης και υπολογίσμοντος διάτροφης (modulus) σε hardware έχει τόσο μεγάλο κόστος, που μπορεί να μην είναι εφικτή με τη χρήση εργαλείων σύνθεσης. Οι συγκρίσεις ισότητας προϋποθέτουν  $N$  πόλες XOR 2 εισόδου για τον καθορισμό της ισότητας κάθε bit και μια πόλη AND  $N$  εισόδων για το συνδυασμό όλων των bit. Η σχετική σύγκριση απαιτεί μια πράξη αφαιρέσης.

### A.2.7 Αριθμοί

Οι αριθμοί μπορούν να καθορίζονται σε διάφορα αριθμητικά συστήματα. Οι χαρακτήρες κάτω παύλας στους αριθμούς αγνοούνται και μπορούν να χρησιμοποιούνται βοηθητικά, για το διαχωρισμό μεγάλων μήκους αριθμών σε μικρότερα, πιο ευανάγνωστα τμήματα. Το Παράδειγμα A.10 εξηγεί πώς γράφονται οι αριθμοί σε κάθε γλώσσα.

VHDL

ΠΙΝΑΚΑΣ A.2 Προτεραιότητα τελεστών στην VHDL

| Op                           | Meaning  |
|------------------------------|--|
| not                          | NOT  |
| *, /, mod, rem               | MUL, DIV, MOD, REM                             |
| +, -, &                      | PLUS, MINUS, CONCATENATE                       |
| rol, ror, srl, sll, sra, sla | Περιστροφή Λογική ολισθηση Αριθμητική ολισθηση |
| =, /=, <, <=, >, >=          | Σύγκριση                                       |
| and, or, nand, nor, xor      | Λογικές πράξεις                                |

Όπως υποδεικνύει ο Πίνακας A.2, στην VHDL ο πολλαπλασιασμός έχει προτεραιότητα έναντι της πρόσθεσης, όπως είναι αναμενόμενο. Ωστόσο, δύλες οι λογικές λειτουργίες (and, or, κ.α.) έχουν ίδια προτεραιότητα, αντίθετα με ότι θα περιέμεναν κανένα από την άλγεβρα Boole. Συνεπώς, στο παράδειγμα μας οι παρενθέσεις είναι αναγκαίες διαφορετικά, η έκφραση  $cout <= g \text{ or } p \text{ and } cin$  θα δερμνεύονταν με σειρά από τα αριστερά προς τα δεξιά, ως  $cout <= (g \text{ or } p) \text{ and } cin$ .

Παράδειγμα A.10 Αριθμοί  
SystemVerilog

Όπως υποδεικνύει ο Πίνακας A.3, στην SystemVerilog οι αριθμοί μπορούν να καθορίζονται με τη βάση και το μέγεθος τους (το πλήθος των bit που χρησιμοποιείται για την αναπαράστασή τους). Η μορφή για τη δήλωση σταθερών είναι  $N'Βναίλες$ , όπου το N είναι το μέγεθος σε bit, το B είναι η βάση και το ναίλε δίνει την τιμή. Για παράδειγμα, η  $9'h25$  υποδεικνύει έναν αριθμό των 9 bit με τιμή  $2516 = 3710 = 0001001012$ . Η SystemVerilog υποστηρίζει τους συμβολισμούς 'b για το διαδικτικό (βάση 10), 'h για το oktaδικό (βάση 8), 'd για το δεκαδικό (βάση 10) και 'h για το δεκαεξαδικό (βάση 16). Εάν παραληφθεί η βάση, χρησιμοποιείται η προεπιλεγμένη ρύθμιση βάσης που αντιστοιχεί στο δεκαδικό.

Εάν δεν δίνεται το μέγεθος, ο αριθμός υποθίθεται ότι έχει όσα bit υπάρχουν στην έκφραση στην οποία χρησιμοποιείται. Προστίθενται αυτόματα μηδενικά στην αρχή του αριθμού για να διαμορφωθεί στο πλήρες μέγεθος του. Για παράδειγμα, εάν το w αντιστοιχεί σ' ένα διάυλο των 6 bit, η εντολή `assign w = 'b11` δίνει στην τιμή 000011. Η καλύτερη πρακτική είναι να δίνεται ρητά το μέγεθος των αριθμών. Μια εξαίρεση α' αυτό τον κανόνα είναι οι συντομεύσεις '0' και '1' που παρέχει η SystemVerilog για το γέμισμα ενός διάυλου με όλα τα ψηφία 0 ή 1, αντίστοιχα.

ΠΙΝΑΚΑΣ A.3 Χρήση αριθμών στην SystemVerilog

| Αριθμός      | Bits | Βάση | Τιμή που αποθηκεύεται |
|--------------|------|------|-----------------------|
| 3'b101       | 3    | 2    | 5                     |
| 'b11         | 2    | 2    | 3                     |
| 8'b11        | 8    | 2    | 3                     |
| 8'b1010_1011 | 8    | 2    | 171                   |
| 3'd6         | 3    | 10   | 6                     |
| 6'o42        | 6    | 8    | 34                    |
| 8'hAB        | 8    | 16   | 171                   |
| 4'2          | 2    | 10   | 42                    |
| '1           | 2    | n/a  | 11...11               |

### A.2.8 Τα ειδικά σύμβολα Z και X

Οι γλώσσες HDL χρησιμοποιούν το σύμβολο Z για να υποδειξουν μια «αιωρούμενη» (floating) τιμή. Το Z είναι ιδιαίτερα χρήσιμο για την περιγραφή ενός τρισταθόντος απομονωτή, του οποίου η έξοδος «αιωρείται» όταν το σήμα enable (ενεργοποίηση/επίτρεψη) είναι 0. Ένας διάυλος μπορεί να οδηγείται από περισσότερους του ενός τρισταθές απομονώτες, εκ των οποίων μόνο ένας θα πρέπει να είναι ενεργοποιημένος. Το Παράδειγμα A.11 παρουσιάζει τη σύνταξη για έναν τρισταθή απομονωτή. Εάν ο απομονωτής είναι ενεργοποιημένος, η έξοδος είναι ίδια με την είσοδο. Εάν είναι απενεργοποιημένος, η έξοδος λαμβάνει μια «αιωρούμενη» τιμή (z).

Παράδειγμα A.11 Τρισταθής Απομονωτής

SystemVerilog

```
module tristate(input logic [3:0] a,
                  input logic      en,
                  output tri     [3:0] y);
    assign y = en ? a : 4'bz;
endmodule
```

Παρατηρήστε ότι το y δηλώνεται ως tri και όχι ως logic. Τα σήματα logic μπορούν να έχουν μόνο έναν οδηγό (driver). Οι τρισταθής διάυλοι μπορούν να έχουν πολλαπλούς οδηγούς και γι' αυτό θα πρέπει να δηλωνονται ως net (δίκτυο). Οι δύο τύποι δικτύων στην SystemVerilog αποκαλούνται tri και trireg. Τυπικά, μόνο ένας οδηγός σ' ένα δίκτυο έχει ενεργείς αποτελεστής και το δίκτυο λαμβάνει αυτή την τιμή. Εάν δεν είναι ενεργός κανένας οδηγός, ένας κόμβος tri «αιωρείται» (z), ενώ ένας κόμβος trireg διατηρεί την προηγούμενη τιμή του. Εάν δεν καθορίζεται τύπος για μια είσοδο ή έξοδο, υποποθέται ότι είναι τύπου tri.

VHDL

Στην VHDL, οι αριθμοί τύπου STD\_LOGIC γράφονται στο διαδικτικό και περικλείονται σε αποστρόφους. Τα '0' και '1' υποδεικνύουν το λογικό 0 και το λογικό 1, αντίστοιχα.


Οι αριθμοί τύπου STD\_LOGIC\_VECTOR γράφονται στο διαδικτικό και περικλείονται σε εισαγωγικά. Η βάση είναι εξ ορισμού στο διαδικτικό και μπορεί να ορίζεται ρητά με τη χρήση του προθέματος X για το δεκαεξαδικό ή B για το διαδικτικό, όπως υποδεικνύει ο Πίνακας A.4.

ΠΙΝΑΚΑΣ A.4 Χρήση αριθμών στην VHDL

| Αριθμός | Bits | Βάση | Τιμή που αποθηκεύεται |
|---------|------|------|-----------------------|
| "101"   | 3    | 2    | 5                     |
| B"101"  | 3    | 2    | 5                     |
| X"AB"   | 8    | 16   | 161                   |
|         |      |      | 10101011              |

VHDL

```
library IEEE; use IEEE.STD_LOGIC_1164.all;
entity tristate is
port(a: in STD_LOGIC_VECTOR(3 downto 0);
      en: in STD_LOGIC;
      y: out STD_LOGIC_VECTOR(3 downto 0));
end;
architecture synth of tristate is
begin
y <= "ZZZZ" when en = '0' else a;
end;
```



ΣΧΗΜΑ A.10 Τρισταθές στοιχείο.

Παρόμοια, οι γλώσσες HDL χρησιμοποιούν το σύμβολο  $x$  για να υποδειχνούν μια άκυρη λογική στάθμη. Εάν ένας διαύλος οδηγείται ταυτόχρονα σε 0 και 1 από δύο ενεργοποιημένους τρισταθείς απομονωτές (ή άλλες πόλες), το αποτέλεσμα είναι  $x$  και υποδεικνύει μια κατάσταση διαμάχης. Εάν όλοι οι τρισταθείς απομονωτές που οδηγούν ένα διαύλο είναι ταυτόχρονα OFF, ο διαύλος θα «αιωρείται» και αυτό υποδεικνύεται με το σύμβολο  $z$ .

Κατά την έναρξη της προσομοίωσης, οι κόμβοιι κατάστασης, όπως π.χ. οι ξέδοι των flip-flop, αρχικοποιούνται σε μια άγνωστη κατάσταση ( $x$  στην SystemVerilog και  $u$  στην VHDL). Αυτό είναι ένα χρήσιμο βοήθημα για τον εντοπισμό των ασφαλμάτων που οφείλονται στο ότι δεν έχει προβλεφθεί επαναφόρα (reset) ενός flip-flop πριν χρησιμοποιηθεί η έξοδος  $x$ .

Εάν μια πόλη λάβει μια αιωρούμενη έξοδο, μπορεί παράγει μια έξοδο  $x$  στις περιπτώσεις που δεν μπορεί να καθορίσει τη σωστή τιμή για την έξοδο. Παρόμοια, εάν λάβει μια μη-έγκυρη ή μη-αρχικοποιημένη έξοδο, μπορεί να παράγει μια έξοδο  $x$ . Το Παράδειγμα A.12 δείχνει πώς οι SystemVerilog και VHDL συνδυάζουν αυτές τις διαφορετικές τιμές σημάτων σε λογικές πόλες.

#### Παράδειγμα A.12 Πίνακες Αληθείας με Αιωρούμενες Εισόδους

##### SystemVerilog

Στην SystemVerilog, οι τιμές σήματος είναι 0, 1,  $z$  και  $x$ . Οι σταθερές που ξεκινούν με το  $z$  ή  $x$  το χαρακτηρίζουν με σύμβολα  $z$  ή  $x$  στην αρχή τους (αντί για 0) ώστε να φτάσουν στο πλήρες μήκος τους, όταν αυτό είναι αναγκαίο. Ο Πίνακας A.5 παρουσιάζει έναν πίνακα αληθείας για μια πύλη AND που χρησιμοποιεί και τις πέντε τιμές σήματος. Σημειώνεται ότι η πύλη μπορεί, σε ορισμένες περιπτώσεις, να καθορίσει την έξοδο πάρα πολύνος ότι οι εισόδοι είναι άγνωστες. Για παράδειγμα, τα '0' και 'z' επιπρέπουν '0' επειδή η έξοδος μιας πύλης AND είναι πάντα '0' εάν οποιαδήποτε από τις εισόδους είναι '0'. Διαφορετικά, οι αιωρούμενες ή άκυρες εισόδοι προκαλούν άκυρες έξοδους, οι οποίες υποδεικνύονται ως  $x$ .

##### ΠΙΝΑΚΑΣ A.5 Πίνακας αληθείας για την πύλη AND με εισόδους $z$ και $x$

| $\&$ | A |     |     |     |
|------|---|-----|-----|-----|
|      | 0 | 1   | $z$ | $x$ |
| 0    | 0 | 0   | 0   | 0   |
| 1    | 0 | 1   | $x$ | $x$ |
| $z$  | 0 | $x$ | $x$ | $x$ |
| $x$  | 0 | $x$ | $x$ | $x$ |

##### VHDL

Στην VHDL, τα σήματα τύπου STD\_LOGIC μπορούν να είναι '0', '1', 'z', 'x' και 'u'.

Ο Πίνακας A.6 παρουσιάζει τον πίνακα αληθείας για μια πύλη AND που χρησιμοποιεί και τις πέντε τιμές σήματος. Σημειώνεται ότι η πύλη μπορεί, σε ορισμένες περιπτώσεις, να καθορίσει την έξοδο πάρα πολύνος ότι οι εισόδοι είναι άγνωστες. Για παράδειγμα, τα '0' και 'z' επιπρέπουν '0' επειδή η έξοδος μιας πύλης AND είναι πάντα '0' εάν οποιαδήποτε από τις εισόδους είναι '0'. Διαφορετικά, οι αιωρούμενες ή άκυρες εισόδοι προκαλούν άκυρες έξοδους, οι οποίες υποδεικνύονται ως 'x' στην VHDL. Οι μη-αρχικοποιημένες εισόδοι παράγουν μη-αρχικοποιημένες έξοδους, οι οποίες υποδεικνύονται ως 'u' στην VHDL.

##### ΠΙΝΑΚΑΣ A.6 Πίνακας αληθείας για την πύλη AND, με εισόδους $z$ , $x$ και $u$

| AND | A   |   |     |     |     |
|-----|-----|---|-----|-----|-----|
|     | 0   | 1 | $z$ | $x$ | $u$ |
| B   | 0   | 0 | 0   | 0   | 0   |
|     | 1   | 0 | 1   | $x$ | $x$ |
|     | $z$ | 0 | $x$ | $x$ | $u$ |
|     | $x$ | 0 | $x$ | $x$ | $u$ |
|     | $u$ | 0 | $u$ | $u$ | $u$ |

Η εμφάνιση τιμών  $x$  ή  $u$  σε μια προσομοίωση αποτελεί σχεδόν πάντα ένδειξη κάποιου οφάλματος ή εσφαλμένης συγγραφής του κώδικα. Στο συντιθέμενο κύκλωμα, αυτό αντιστοιχεί σε μια αιωρούμενη εισόδο πύλης ή σε μη-αρχικοποιημένη κατάσταση. Οι εισόδοι  $x$  ή  $u$  μπορεί να διεμηνευτούν αυθαίρετα από το κύκλωμα ως 0 ή 1, πράγμα το οποίο οδηγεί σε απρόβλεπτη συμπεριφορά.

#### A.2.9 Ανάδευση Bit

Συχνά, είναι αναγκαίο να εκτελεστεί μια λειτουργία σ' ένα υποσύνολο ενός διαύλου, ή να συνενωθούν σήματα για το σχηματισμό διαύλων. Αυτές οι λειτουργίες αποκαλούνται «ανάδευση bit» (bit swizzling). Στο Παράδειγμα A.13, το  $y$  λαμβάνει την 9-bit τιμή  $c_2c_1d_0d_0c_0101$  χρησιμοποιώντας λειτουργίες bit swizzling.

#### Παράδειγμα A.13 Ανάδευση Bit

##### SystemVerilog

```
assign y = {c[2:1], {3{d[0]}}, c[0], 3'b101};
```

Ο τελεστής {} χρησιμοποιείται για τη συνένωση διαύλων. Το {3{d[0]}} υποδεικνύει τρία αντίγραφα του  $d[0]$ .

Δεν θα πρέπει να συγχέετε την 3-bit διαδική σταθερά 3'b101 με το διαύλο  $b$ . Σημειώνετε ότι ήταν σημαντικό να καθορίσετε το μήκος των 3 bit στη σταθερά: διαφορετικά, θα είχε άγνωστο αριθμό αρχικών μηδενικών, τα οποία ενδεχομένως να εμφανίζονται στο μέσον της  $y$ .

Εάν το  $y$  είχε εύρος μεγαλύτερο από 9 bit, θα τοποθετούνται μηδενικά στη θέση των περισσότερο σημαντικών bit.

##### VHDL

```
y <= c(2 downto 1) & d(0) & d(0) & d(0) & c(0) & "101";
```

Ο τελεστής & χρησιμοποιείται για τη συνένωση (concatenation) διαύλων. Το y πρέπει να είναι τύπου STD\_LOGIC\_VECTOR και μεγέθους 9 bit. Δεν θα πρέπει να συγχέετε τον 3-bit διαδική σταθερά 3'b101 με το διαύλο b. Σημειώνετε ότι ήταν σημαντικό να καθορίσετε το μήκος των 3 bit στη σταθερά: διαφορετικά, & με τον τελεστή and της VHDL.

#### Παράδειγμα A.14 Διαχωρισμός της Εξόδου

##### SystemVerilog


```
module mul(input logic [7:0] a, b,
             output logic [7:0] upper, lower);
```

```
    assign {upper, lower} = a*b;
endmodule
```

##### VHDL

```
library IEEE; use IEEE.STD_LOGIC_1164.all;
use IEEE.STD_LOGIC_UNSIGNED.all;
```

```
entity mul is
  port(a, b: in STD_LOGIC_VECTOR(7 downto 0);
        upper, lower: out STD_LOGIC_VECTOR(7 downto 0));
begin
  prod <= a * b;
  upper <= prod(15 downto 8);
  lower <= prod(7 downto 0);
end;
```



ΣΧΗΜΑ A.11 Πολλαπλασιαστές

Παράδειγμα A.15 Επέκταση πρόσημου


## SystemVerilog

```
module signextend(input logic [15:0] a,
                   output logic [31:0] y);
begin
  assign y = {{16{a[15]}}, a[15:0]};
endmodule
```

## VHDL

```
library IEEE; use IEEE.STD_LOGIC_1164.all;

entity signext is -- sign extender
  port(a: in STD_LOGIC_VECTOR (15 downto 0);
       y: out STD_LOGIC_VECTOR (31 downto 0));
end;
architecture behave of signext is
begin
  begin
    y <= X"0000" & a when a (15) = '0' else X"ffff" & a;
  end;
end;
```



ΣΧΗΜΑ A.12 Επέκταση πρόσημου

## A.2.10 Καθυστερήσεις

Στις γλώσσες HDL, οι εντολές μπορούν να υιοχετίζονται με καθυστερήσεις οι οποίες καθορίζονται σε αυθαίρετες μονάδες. Αυτό είναι χρήσιμο κατά την προσομοίωση, επιτρέποντάς σας να προβλέψετε πόσο γρήγορα θα λειτουργεί ένα κόκλωμα (εάν, βέβαια, καθορίστε λογικές καθυστερήσεις), καθώς επίσης και για σκοπούς αποφαλμάτωσης, επειδή σας επιτρέπει να κατανοήσετε το αίτιο και το αποτέλεσμα (ο εντοπισμός του αιτίου μιας προβληματικής εξόδου είναι δύοκολη υπόθεση εάν όλα τα σήματα μεταβάλλονται ταυτόχρονα στα αποτελέσματα της προσομοίωσης). Αυτές οι καθυστερήσεις αγνοούνται κατά τη σύνθεση· η καθυστερήση μιας πόλης που παράγεται από το εργαλείο σύνθεσης εξαρτάται από τις προδιαγραφές της για τους χρόνους  $t_{pd}$  και  $t_{cd}$  - όχι από τημές στον HDL κώδικα.

Το Παράδειγμα A.16 προσθέτει καθυστερήσεις στην αρχική συνάρτηση του Παραδείγματος A.1:  $Y = \bar{A}\bar{B}\bar{C} + \bar{A}\bar{B}C + A\bar{B}C$ . Το παράδειγμα υποθέτει ότι οι αντιστροφείς έχουν καθυστέρηση 1 ns, οι πύλες AND 3 εισόδων έχουν καθυστέρηση 2 ns και οι πύλες OR 3 εισόδων έχουν καθυστέρηση 4 ns. Το Σχήμα A.13 παρουσιάζει τις κυματομορφές που δίνει η προσομοίωση, με το y να καθυστερεί κατά 7 ns μετά από τις εισόδους. Σημειώστε ότι το y είναι άγνωστο κατά την έναρξη της προσομοίωσης.

Παράδειγμα A.16 Λογικές Πύλες με Καθυστερήσεις

## SystemVerilog

```
timescale 1ns/1ps

module example(input logic a, b, c,
                output logic y);
  logic ab, bb, cb, n1, n2, n3;
begin
  assign #1 {ab, bb, cb} = ~{a, b, c};
  assign #2 n1 = ab & bb & cb;
  assign #2 n2 = a & bb & cb;
  assign #2 n3 = a & bb & c;
  assign #4 y = n1 | n2 | n3;
endmodule
```


Τα αρχεία της SystemVerilog μπορούν να περιλαμβάνουν μια ντιρεκτίβα κλίμακας χρόνου (*timescale*), η οποία υποδεικνύει την τιμή κάθε μονάδας χρόνου. Η δήλωση γι' αυτό έχει τη μορφή *timescale unit/step* (μονάδα/βήμα). Σ' αυτό το αρχείο, κάθε μονάδα χρόνου είναι 1ns και η προσομοίωση έχει ανάλυση (resolution) 1 ps. Εάν δεν δίνεται ντιρεκτίβα *timescale* στο αρχείο, χρησιμοποιούνται οι προεπιλεγμένες ρυθμίσεις για τη μονάδα και το βήμα (συνήθως 1 ns και για τα δύο). Στην SystemVerilog, χρησιμοποιείται ένα σύμβολο # για να υποδειξεί τον αριθμό μονάδων καθυστέρησης. Μπορεί να τοποθετείται σε εντολές ανάθεσης (*assign*), καθώς και σε πράξεις μη-κλειδωμένης (*nonblocking*,  $\leq$ ) και κλειδωμένης (*blocking*,  $=$ ) ανάθεσης, πις οποίες θα εξετάσουμε στην Ενότητα A.5.4.

## VHDL

```
library IEEE; use IEEE.STD_LOGIC_1164.all;

entity example is
  port(a, b, c: in STD_LOGIC;
       y: out STD_LOGIC);
begin
  signal ab, bb, cb, n1, n2, n3: STD_LOGIC;
  begin
    ab <= not a after 1 ns;
    bb <= not b after 1 ns;
    cb <= not c after 1 ns;
    n1 <= ab and bb and cb after 2 ns;
    n2 <= a and bb and cb after 2 ns;
    n3 <= a and bb and c after 2 ns;
    y <= n1 or n2 or n3 after 4 ns;
  end;
end;
```

Στην VHDL, ο όρος *after* χρησιμοποιείται για να υποδειξεί καθυστέρηση. Οι μονάδες, σ' αυτή την περίπτωση, καθορίζονται σε νανοδευτερόλεπτα.



ΣΧΗΜΑ A.13 Παράδειγμα κυματομορφών προσομοίωσης με καθυστερήσεις

## A.3 Μοντελοποίηση σε Επίπεδο Δομής

Στην προηγούμενη ενότητα εξετάσαμε τη μοντελοποίηση σε επίπεδο συμπεριφοράς, η οποία περιγράφει μια λειτουργική μονάδα βάσει των σχέσεων μεταξύ των εισόδων και των εξόδων. Σ' αυτή την ενότητα θα εξετάσουμε τη μοντελοποίηση σε επίπεδο δομής, η οποία περιγράφει μια λειτουργική μονάδα βάσει του πώς «συναρμολογείται» από απλούστερες μονάδες.

Το Παράδειγμα A.17 δείχνει πώς «συναρμολογείται» ένας πολυπλέκτης 4:1 από τρεις πολυπλέκτες 2:1. Κάθε αντίγραφο του πολυπλέκτη 2:1 αποκαλείται εμφάνιση ή υπόδειγμα (υπόδειγμα/υποδειγματος). Τα πολλαπλά υπόδειγματα της ίδιας μονάδας διαφοροποιούνται με τη χρήση διαφορετικών ονομάτων. Αυτό είναι ένα παράδειγμα της αρχής της κανονικότητας, βάσει της οποίας ο πολυπλέκτης 2:1 επαναχρησιμοποιείται συνολικά τρεις φορές.

Παράδειγμα A.17 Δομικό Μοντέλο Ενός Πολυπλέκτη 4:1

## SystemVerilog

```
module mux4(input logic [3:0] d0, d1, d2, d3,
             input logic [1:0] s,
             output logic [3:0] y);

    logic [3:0] low, high;

    mux2 lowmux(d0, d1, s[0], low);
    mux2 highmux(d2, d3, s[0], high);
    mux2 finalmux(low, high, s[1], y);
endmodule
```

Τα τρία υποδείγματα της μονάδας mux2 ονομάζονται lowmux, highmux και finalmux. Η μονάδα mux2 πρέπει να έχει οριστεί σ' ένα άλλο σημείο του κώδικα.

## VHDL


```
library IEEE; use IEEE.STD_LOGIC_1164.all;

entity mux4 is
    port(d0, d1,
          d2, d3: in STD_LOGIC_VECTOR(3 downto 0);
          s: in STD_LOGIC_VECTOR(1 downto 0);
          y: out STD_LOGIC_VECTOR(3 downto 0));
end;

architecture struct of mux4 is
    component mux2
        port(d0,
              d1: in STD_LOGIC_VECTOR(3 downto 0);
              s: in STD_LOGIC;
              y: out STD_LOGIC_VECTOR(3 downto 0));
    end component;
    signal low, high: STD_LOGIC_VECTOR(3 downto 0);
begin
    lowmux: mux2 port map(d0, d1, s(0), low);
    highmux: mux2 port map(d2, d3, s(0), high);
    finalmux: mux2 port map(low, high, s(1), y);
end;
```

Η ενιολή architecture πρέπει κατ' αρχήν να δηλώσει τις θύρες της μονάδας mux2 χρησιμοποιώντας τη δήλωση component (συστατικό). Αυτό επηρέπει στα εργαλεία της VHDL να ελέγχουν εάν το συστατικό που θέλετε να χρησιμοποιήσετε έχει τις ίδιες θύρες με το συστατικό που δηλώθηκε κάπου αλλού, στη δήλωση μες άλλης οντότητας (entity), αποτέλεποντας έτσι τα σφάλματα που προκαλούνται εάν αλλάξει αυτή η οντότητα αλλά όχι ο χρησιμοποιούμενο υπόδειγμά της. Ωστόσο, η ανάγκη για δήλωση των συστατικών στον VHDL κύδικα είναι κοπιαστική υπόθεση.

Σημειώστε ότι η αρχιτεκτονική για τη συγκεκριμένη μονάδα mux4 ονομάστηκε struct, ενώ οι αρχιτεκτονικές των λεπτουργικών μονάδων με περιγραφές συμπεριφοράς (από την Ενότητα A.2) λάμβαναν το όνομα synth. Η VHDL επηρέπει πολλαπλές αρχιτεκτονικές (υλοποιήσεις) για την ίδια οντότητα: οι αρχιτεκτονικές διαφοροποιούνται βάσει ονόματος. Τα ίδια τα ονόματα δεν έχουν σημασία για τα εργαλεία CAD, αλλά τα struct και synth έχουν καθιερωθεί και χρησιμοποιούνται ευρέως. Ωστόσο, επειδή γενικά ο συνθέσιμος VHDL κύδικας περιέχει μόνο μία αρχιτεκτονική για κάθε οντότητα, δεν θα περιγράψουμε τη σύνταξη που χρησιμοποιείται στην VHDL για να καθοριστεί ποια αρχιτεκτονική χρησιμοποιείται στις περιπτώσεις όπου ορίζονται πολλαπλές αρχιτεκτονικές.



ΣΧΗΜΑ A.14 Η μονάδα mux4.

Κατά παρόμοιο τρόπο, το Παράδειγμα A.18 κατασκευάζει έναν πολυπλέκτη 2:1 από ένα ζεύγος τριστάθμων απομονωτών.

Παράδειγμα A.18 Δομικό Μοντέλο Πολυπλέκτη 2:1

## SystemVerilog

```
module mux2(input logic [3:0] d0, d1,
             input logic s,
             output tri [3:0] y);

    tristate t0(d0, ~s, y);
    tristate t1(d1, s, y);
endmodule
```

Στην SystemVerilog, επιτρέπεται η χρήση εκφράσεων όπως η `~` στη λίστα θυρών για ένα υπόδειγμα οντότητας. Επιπλέον, εκφράσεις οποιουδήποτε βαθμού πολυπλοκότητας είναι έγκυρες, αλλά η πρακτική αυτή δεν συνιστάται επειδή δυσχεραίνε την κατανόηση του κώδικα.

Σημειώστε ότι το γ δηλώνεται ως τύπου tri και όχι ως logic επειδή έχει δύο οδηγούς.


## VHDL

```
library IEEE; use IEEE.STD_LOGIC_1164.all;

entity mux2 is
    port(d0, d1: in STD_LOGIC_VECTOR(3 downto 0);
          s: in STD_LOGIC;
          y: out STD_LOGIC_VECTOR(3 downto 0));
end;

architecture struct of mux2 is
    component tristate
        port(a: in STD_LOGIC_VECTOR(3 downto 0);
              en: in STD_LOGIC;
              y: out STD_LOGIC_VECTOR(3 downto 0));
    end component;
    signal sbar: STD_LOGIC;
begin
    sbar <= not s;
    t0: tristate port map(d0, sbar, y);
    t1: tristate port map(d1, s, y);
end;
```

Στην VHDL, εκφράσεις όπως η `not s` δεν επιτρέπονται στο χάρτη θυρών (port map) για ένα υπόδειγμα οντότητας. Συνεπώς, το `sbar` πρέπει να ορίζεται ως ξεχωριστό σήμα.



ΣΧΗΜΑ A.15 Η μονάδα mux2.

Το Παράδειγμα A.19 δείχνει πώς μία λειτουργική μονάδα μπορεί να προσπελάζει μέρος ενός διαύλου. Ένας πολυπλέκτης 2:1 με εύρος 8 bit κατασκευάζεται χρησιμοποιώντας δύο υποδείγματα του 4-bit πολυπλέκτη 2:1 που έχουμε ήδη ορίσει, τα οποία επενεργούν στο κατώτερο και ανώτερο τμήμα του byte.

Παράδειγμα A.19 Προσπέλαση Μέρους Ενός Διαιύλου

## SystemVerilog

```
module mux2_8(input logic [7:0] d0, d1,
    input logic s,
    output logic [7:0] y);

    mux2 lsbmux(d0[3:0], d1[3:0], s, y[3:0]);
    mux2 msbmux(d0[7:4], d1[7:4], s, y[7:4]);
endmodule
```


## VHDL

```
library IEEE; use IEEE.STD_LOGIC_1164.all;

entity mux2_8 is
    port(d0, d1:in STD_LOGIC_VECTOR(7 downto 0);
         s: in STD_LOGIC;
         y: out STD_LOGIC_VECTOR(7 downto 0));
end;

architecture struct of mux2_8 is
    component mux2
        port(d0, d1: in STD_LOGIC_VECTOR(3
                                         downto 0);
             s: in STD_LOGIC;
             y: out STD_LOGIC_VECTOR(3 downto 0));
    end component;
begin

    lsbmux: mux2
        port map(d0(3 downto 0), d1(3 downto 0),
                 s, y(3 downto 0));
    msbmux: mux2
        port map(d0(7 downto 4), d1(7 downto 4),
                 s, y(7 downto 4));
end;
```



ΣΧΗΜΑ A.16 Η μονάδα mux2\_8.

Γενικά, τα πολύπλοκα συστήματα σχεδιάζονται *ιεραρχικά*. Το συνολικό σύστημα περιγράφεται, σε επίπεδο δομής, δημιουργώντας υποδιέγματα των σημαντικών συστατικών του. Κάθε ένα από αυτά τα συστατικά περιγράφεται, σε επίπεδο δομής, μέσω των δικών του δομικών συστατικών και αυτή η διαδικασία επαναλαμβάνεται με αναδρομικό τρόπο έως ότου να καταλήξουμε σε μονάδες επαρκώς απλές για να περιγράψουμε το σύστημα σε επίπεδο συμπεριφοράς. Μια καλή πρακτική είναι να αποφέυγετε (ή τουλάχιστον να ελαχιστοποιείτε) την ανάμειξη περιγραφών δομής και συμπεριφοράς μέσα στην ίδια λειτουργική μονάδα.

## A.4 Ακολουθιακή Λογική

Τα HDL εργαλεία σύνθεσης αναγνωρίζουν συγκεκριμένα ιδιώματα (στη γραφής κώδικα) και τα μετατρέπουν σε συγκεκριμένα ακολουθιακά κυκλώματα. Άλλα στη κώδικα μπορεί να περνούν σωστά από την προσομοίωση, αλλά να συντίθενται σε κυκλώματα με κραυγαλέα ή αδιόρθωτα σφάλματα. Σ' αυτή την ενότητα θα παρουσιάσουμε τα σωστά στη γραφής κώδικα για την περιγραφή καταχωρητών και μανδαλωτών.

## A.4.1 Καταχωρητές

Η συντριπτική πλειονότητα των σύγχρονων εμπορικών συστημάτων κατασκευάζονται με καταχωρητές, χρησιμοποιώντας θετικά ακμοπορθότητα D flip-flop. Το Παράδειγμα A.20 παρουσιάζει τη σύνταξη για ένα τέτοιο flip-flop.

Παράδειγμα A.20 Καταχωρητές

## SystemVerilog

```
module flop(input logic clk,
            input logic [3:0] d,
            output logic [3:0] q);

    always_ff @(posedge clk)
        q <= d;
endmodule
```

Στην Verilog, μια εντολή always γράφεται με τη μορφή

```
always @(*ίστα ευαισθησίας)
    εντολή;
```

Η αναφέρομενη εντολή εκτελείται μόνο όταν λαμβάνει χώρα το συμβάν που καθορίζεται στη λίστα ευαισθησίας (sensitivity list). Σ' αυτό το παράδειγμα, η εντολή είναι `q <= d` (διατυπώνεται ως «η έξοδος q λαμβάνει την είσοδο d»). Δηλαδή, το flip-flop αντηγράφει την είσοδο d στην έξοδο q κατά τη θετική ακμή του ρολογιού: διαφορετικά, θυμάται την προηγούμενη κατάσταση της q.

Ο τελεστής `<=` εκτελεί μη-κλειδωμένη ανάθεση (nonblocking assignment). Για την ώρα, μπορείτε να τον αντιμετωπίσετε ως συμβατικό τελεστή = θα ασχοληθούμε περισσότερο μαζί του στην Ενότητα A.5.4. Σημειώστε ότι η `<=` χρησιμοποιείται αντί της assign μέσα σε μια εντολή always.

Όπως θα δούμε σε επόμενες ενότητες, οι εντολές always μπορούν να χρησιμοποιούνται για να υποδηλώσουν flip-flop, μανδαλώτες, ή συνδυαστική λογική, ανάλογα με τη λίστα ευαισθησίας και την «ενότητα». Λόγω αυτής της ευελιξίας, είναι πολύ εύκολο να καταλήξει κανείς μ' ένα λανθασμένο σύστημα. Για να μειώσει τον κίνδυνο τέτοιων κοινών σφαλμάτων, η SystemVerilog εισάγει τις εντολές always\_ff, always\_latch και always\_comb. Η always\_ff συμπεριφέρεται όμοια με την always, αλλά χρησιμοποιείται για να υποδηλώσει αποκλειστικά flip-flop και επιπρέπει στα εργαλεία να παράγουν ένα προειδοποιητικό μήνυμα εάν υποδηλώνεται σπιδήπτη διαφορετικό.

## VHDL

```
library IEEE; use IEEE.STD_LOGIC_1164.all;

entity flop is
    port(clk: in STD_LOGIC;
          d: in STD_LOGIC_VECTOR(3 downto 0);
          q: out STD_LOGIC_VECTOR(3 downto 0));
end;
```

architecture synth of flop is
begin

```
process(clk) begin
    if clk'event and clk = '1' then
        q <= d;
    end if;
end process;
```


Στην VHDL, μια εντολή "διεργασίας", process, έχει τη μορφή

```
process(λίστα ευαισθησίας) begin
    εντολή;
end process;
```

Η αναφέρομενη εντολή εκτελείται όταν μεταβάλλεται οποιαδήποτε από τις μεταβλητές της λίστας ευαισθησίας. Σ' αυτό το παράδειγμα, η εντολή if εκτελείται όταν μεταβάλλεται το clk, πράγμα το οποίο υποδεικνύεται από ένα συμβάν clk'event. Εάν η μεταβάλλει είναι μια ανοδική ακμή ρολογιού (clk = '1' μετά από το συμβάν), τότε q = d. Δηλαδή, το flip-flop αντηγράφει την είσοδο d στην έξοδο q κατά τη θετική ακμή του ρολογιού: διαφορετικά, θυμάται την προηγούμενη κατάσταση της q. Μια εναλλακτική σύνταξη της VHDL για ένα flip-flop είναι η ακόλουθη

```
process(clk) begin
    if RISING_EDGE(clk) then
        q <= d;
    end if;
end process;
```

To RISING\_EDGE(clk) είναι ταυτόσημο με τα clk'event και clk = '1'.



Στις εντολές `always` (SystemVerilog) και `process` (VHDL), τα σήματα διατηρούν την παλαιά τιμή τους έως ότου λάβει χώρα ένα συμβάν, το οποίο προκαλεί ρητά την αλλαγή τους. Αυτό σημαίνει ότι τέτοιος κώδικας, με κατάλληλες λίστες ενασθοθίσιας, μπορεί να χρησιμοποιηθεί για να περιγράψει ακολουθιακά κυκλώματα με μήνιμη. Για παράδειγμα, η flip-flop περιλαμβάνει μόνο το σήμα `clk` στη λίστα ενασθοθίσιας. Θυμάται την παλαιά τιμή του `q` έως την επόμενη ανοδική ακμή του `clk`, ακόμα κι αν το `d` αλλάξει στο διάστημα που μεσολαβεί.

Εν αντιθέσει, οι εντολές συνεχόνυσης ανάθεσης της SystemVerilog και οι εντολές ταυτόχρονης ανάθεσης της VHDL αποτιμώνται εκ νέου οποτεδήποτε αλλάζει οποιαδήποτε από τις εισόδους που αναφέρονται στη δεξιά πλευρά της εντολής. Συνεπώς, αυτό το είδος κώδικα περιγράφει κατ' ανάγκην συνδυαστική λογική.

#### A.4.2 Καταχωρητές με Δυνατότητα Επαναφοράς (Resettable)

Κατά την έναρξη της προσαρμοίσθησής της τροφοδοσίας ενός κυκλώματος, η έξοδος του flip-flop είναι άγνωστη. Αυτό υποδεικνύεται με το `x` στην SystemVerilog και με το `'u'` στην VHDL. Γενικά, είναι καλή πρακτική να χρησιμοποιείτε καταχωρητές με δυνατότητα επαναφοράς (resettable), έτσι ώστε κατά την έναρξη λειτουργίας να μπορείτε να θέτετε το σύστημά σας σε μια γνωστή κατάσταση. Το σήμα `reset` μπορεί να είναι είτε σύγχρονο είτε ασύγχρονο. Όπως γνωρίζετε, το σύγχρονο `reset` λαμβάνει χώρα κατά την ανοδική ακμή του ρολογιού, ενώ το ασύγχρονο `reset` λαμβάνει χώρα αμέσως. Το Παράδειγμα A.21 επιδεικνύει τη σύνταξη για flip-flop με σύγχρονο και ασύγχρονο `reset`. Σημειωθείτε ότι η διάκριση μεταξύ των σύγχρονων από και ασύγχρονων `reset` σ' ένα σχηματικό μπορεί να είναι δύοκολη υπόθεση. Το σχηματικό που παράγει το Synplify Pro τοποθετεί το σύγχρονο `reset` στην αριστερή πλευρά ενός flip-flop και το ασύγχρονο `reset` στην κάτω.

Το σύγχρονο `reset` απαιτεί λιγότερα τραγύζιστορ και μειώνει τον κίνδυνο προβλημάτων χρονισμού στην καθοδική ακμή του σήματος `reset`. Ωστόσο, εάν χρησιμοποιείται σύνδεση με ρολόι μέσω πύλης (`clock gating`), θα πρέπει να δίνετε ιδιαίτερη προσοχή ώστε όλα τα flip-flop να τίθενται ουσιά κατά την εκκίνηση.

Παράδειγμα A.21 Καταχωρητές με Δυνατότητα Επαναφοράς

#### SystemVerilog

```
module flopr(input logic      clk,
              input logic      reset,
              input logic [3:0] d,
              output logic [3:0] q);

  // synchronous reset
  always_ff @(posedge clk)
    if (reset) q <= 4'b0;
    else       q <= d;
endmodule

module flopz(input logic      clk,
              input logic      reset,
              input logic [3:0] d,
              output logic [3:0] q);

  // asynchronous reset
  always_ff @(posedge clk, posedge reset)
    if (reset) q <= 4'b0;
    else       q <= d;
endmodule
```

#### VHDL

```
library IEEE; use IEEE.STD_LOGIC_1164.all;

entity flopr is
  port(clk,
        reset: in STD_LOGIC;
        d:   in STD_LOGIC_VECTOR(3 downto 0);
        q:   out STD_LOGIC_VECTOR(3 downto 0));
end;

architecture synchronous of flopr is
begin
  process(clk) begin
    if clk'event and clk = '1' then
      if reset = '1' then
        q <= "0000";
      else q <= d;
      end if;
    end if;
  end process;
end;

entity flopz is
  port(clk,
        d:   in STD_LOGIC_VECTOR(3 downto 0);
        q:   out STD_LOGIC_VECTOR(3 downto 0));
end;

architecture asynchronous of flopz is
begin
  process(clk) begin
    if clk'event and clk = '1' then
      if reset = '1' then
        q <= "0000";
      else q <= d;
      end if;
    end if;
  end process;
end;
```

#### SystemVerilog (συνέχεια)

```
begin
  process(clk, reset) begin
    if reset = '1' then
      q <= "0000";
    elsif clk'event and clk = '1' then
      q <= d;
    end if;
  end process;
end;
```


Τα σήματα στη λίστα ενασθοθίσιας μιας `always` διαχωρίζονται με κόμματα, ή με τη λέξη `or`. Παρατηρήστε ότι το σήμα `posedge reset` περιλαμβάνεται στη λίστα ενασθοθίσιας του flip-flop με ασύγχρονο `reset`, αλλά όχι σ' αυτήν του flip-flop με σύγχρονο `reset`. Αυτό σημαίνει ότι το flip-flop με ασύγχρονο `reset` ανταποκρίνεται άμεσα σε μια ανοδική ακμή του ρολογιού.

Επειδή οι παραπάνω λειτουργικές μονάδες έχουν το ίδιο όνομα(`flopz`), θα πρέπει να συμπεριλάβετε μόνο τη μία ή την άλλη στη σχεδίασή σας.


Τα σήματα στη λίστα ενασθοθίσιας μιας `process` διαχωρίζονται με κόμματα. Παρατηρήστε ότι το σήμα `reset` περιλαμβάνεται στη λίστα ενασθοθίσιας για το flip-flop με ασύγχρονο `reset`, αλλά όχι σ' αυτήν για το flip-flop με σύγχρονο `reset`. Συνεπώς, το flip-flop με ασύγχρονο `reset` ανταποκρίνεται άμεσα σε μια ανοδική ακμή του σήματος `reset`, ενώ το flip-flop με σύγχρονο `reset` ανταποκρίνεται στο σήμα `reset` μόνο κατά την ανοδική ακμή του ρολογιού.

Θυμηθείτε ότι η κατάσταση ενός flip-flop αρχικοποιείται σε 'u' κατά την έναρξη της προσαρμοίσθησης στην VHDL.

Οπως προσαναφέραμε, το όνομα της αρχιτεκτονικής (asynchronous) ή *synchronous* στο παράδειγμα μας) αγνοείται από τα εργαλεία VHDL, αλλά μπορεί να είναι χρήσιμο βοήθημα για κάποιον που διαβάζει τον κώδικα. Επειδή αμφότερες οι αρχιτεκτονικές περιγράφουν την οντότητα flop, θα πρέπει να συμπεριλάβετε μόνο τη μία ή την άλλη στη σχεδίασή σας.



(a)



(b)

ΣΧΗΜΑ A.18 Η μονάδα flop (a) με σύγχρονο `reset`, (b) με ασύγχρονο `reset`.

#### A.4.3 Καταχωρητές με Enable

Οι καταχωρητές με σήμα `enable` ανταποκρίνονται στο ρολόι μόνο όταν δίνεται το σήμα `enable` (`en`). Το Παράδειγμα A.22 παρουσιάζει έναν καταχωρητή με σύγχρονο `reset` και `enable`, ο οποίος διατηρεί την παλαιά την τιμή εάν αμφότερα τα σήματα `reset` και `en` είναι FALSE.


Παράδειγμα A.22 Καταχωρητής με reset και enable

## SystemVerilog

```
module flopenr(input logic clk,
                input logic reset,
                input logic en,
                input logic [3:0] d,
                output logic [3:0] q);

    // synchronous reset
    always_ff @(posedge clk)
        if (reset) q <= 4'b0;
        else if (en) q <= d;
endmodule


architecture synchronous of flopenr is
-- synchronous reset
begin
    process(clk) begin
        if clk'event and clk = '1' then
            if reset = '1' then
                q <= "0000";
            elsif en = '1' then
                q <= d;
            end if;
        end if;
    end process;
end;
```



ΣΧΗΜΑ A.19 Η μονάδα flopnr.

## A.4.4 Πολλαπλοί Καταχωρητές

Mia και μόνο εντολή `always/process` μπορεί να χρησιμοποιηθεί για την περιγραφή πολλαπλών μονάδων hardware. Για παράδειγμα, εξετάστε την περιγραφή ενός συγχρονιστή αποτελούμενου από δύο flip-flop συνδεδεμένα «πλάτη με πλάτη», όπως παρουσιάζεται στο Σχήμα A.20. Το Παράδειγμα A.23 περιγράφει το συγχρονιστή. Στην ανοδική ακμή του clk, το d αντιγράφεται στο n1. Την ίδια στιγμή, το n1 αντιγράφεται στην έξοδο q.



ΣΧΗΜΑ A.20 Το κύκλωμα του συγχρονιστή.

Παράδειγμα A.22 Καταχωρητής με reset και enable

## VHDL

```
library IEEE; use IEEE.STD_LOGIC_1164.all;
entity flopnr is
    port(clk,
          reset,
          en,
          d: in STD_LOGIC_VECTOR(3 downto 0);
          q: out STD_LOGIC_VECTOR(3 downto 0));
end;

architecture synchronous of flopnr is
begin
    process(clk) begin
        if clk'event and clk = '1' then
            if reset = '1' then
                q <= "0000";
            elsif en = '1' then
                q <= d;
            end if;
        end if;
    end process;
end;
```


Παράδειγμα A.23 Συγχρονιστής

## SystemVerilog

```
module sync(input logic clk,
             input logic d,
             output logic q);
    logic n1;
    always_ff @(posedge clk)
        begin
            n1 <= d;
            q <= n1;
        end
endmodule
```

## VHDL

```
library IEEE; use IEEE.STD_LOGIC_1164.all;
entity sync is
    port(clk: in STD_LOGIC;
          d: in STD_LOGIC;
          q: out STD_LOGIC);
end;
architecture synth of sync is
    signal n1: STD_LOGIC;
begin
    process(clk) begin
        if clk'event and clk = '1' then
            n1 <= d;
            q <= n1;
        end if;
    end process;
end;
```



ΣΧΗΜΑ A.21 Η μονάδα sync.

## A.4.5 Μανδαλωτές

Όπως γνωρίζετε, ένας D μανδαλωτής είναι διαφανής όταν το ροή είναι HIGH, επιτρέποντας ροή δεδομένων από την είσοδο στην έξοδο. Ο μανδαλωτής γίνεται αδιαφανής όταν το ροή είναι LOW, όποτε και διατηρεί την παλαιά του κατάσταση. Το Παράδειγμα A.24 παρουσιάζει τη σύνταξη για έναν D μανδαλωτή.

Παράδειγμα A.24 D Μανδαλωτής

## SystemVerilog


```
module latch(input logic clk,
              input logic [3:0] d,
              output logic [3:0] q);
    always_latch
        if (clk) q <= d;
endmodule
```

Η `always_latch` είναι ισοδύναμη με την `always @ (clk, d)` και αποτελεί τον προτιμώμενο τρόπο περιγραφής ενός μανδαλωτή στην SystemVerilog. Αποτιμάται αποτελέσματα το clk ή το d. Εάν το clk είναι HIGH, υπάρχει ροή δεδομένων από την είσοδο d έως την έξοδο q, πράγμα το οποίο σημαίνει ότι αυτός ο κώδικας περιγράφει ένα μανδαλωτή ευαίσθητο σε θετική στάθμη. Διαφορετικά, η έξοδος q διατηρεί την παλαιά τημή της. Η SystemVerilog μπορεί να παράγει ένα προειδοποιητικό μήνυμα εάν το μπλοκ κώδικα της `always_latch` δεν υποδηλώνει ένα μανδαλωτή.

## VHDL

```
library IEEE; use IEEE.STD_LOGIC_1164.all;
entity latch is
    port(clk: in STD_LOGIC;
          d: in STD_LOGIC_VECTOR(3 downto 0);
          q: out STD_LOGIC_VECTOR(3 downto 0));
end;
architecture synth of latch is
begin
    process(clk, d) begin
        if clk = '1' then q <= d;
        end if;
    end process;
end;
```

Η λίστα ευαίσθησης περιλαμβάνει αρμότερα τα clk και d, οπότε η `process` αποτιμάται αποτελέσματα μεταβάλλεται το clk ή το d. Εάν το clk είναι HIGH, υπάρχει ροή δεδομένων από την είσοδο d στην έξοδο q.



ΣΧΗΜΑ A.22 Μανδαλωτής.

Δεν υποστηρίζουν καλά τους μανδαλωτές όλα τα εργαλεία σύνθεσης. Καλό θα είναι να τους αποφεύγετε, και να χρησιμοποιείτε ακμοπορθόδοτα flip-flop στη θέση τους, εκτός κι αν γνωρίζετε ότι το εργαλείο σας υποστηρίζει μανδαλωτές κι έχετε καλό λόγο για να τους χρησιμοποιήσετε. Επιπλέον, θα πρέπει να φροντίζετε ώστε η HDL περιγραφή σας να μην υποδηλώνει την ύπαρξη μανδαλωτών που δεν έχετε καθορίσει εσείς ρητά, κάτιο που οποιοί είναι εύκολο να συμβεί εάν δεν είστε προσεκτικοί. Πολλά εργαλεία σύνθεσης εμφανίζουν προεδρικά μηνύματα όταν δημιουργείται ένας μανδαλωτής εάν δεν τον ορίσατε εσείς αναζητήστε το αίτιο του σφάλματος στον HDL κώδικά σας. Και, εάν δεν είστε σε θέση να εξακριβώσετε εάν ο μανδαλωτής τοποθετήθηκε σκοτώμα από εσάς ή όχι, αυτό υποδηλώνει ότι αντιμετωπίζετε τις γλώσσες HDL ως γλώσσες προγραμματισμού και κατά πάσα πιθανότητα ελλοχεύουν μεγαλύτερα προβλήματα στον κώδικά σας.

#### A.4.6 Μετρητές

Θα εξετάσουμε δύο τρόπους περιγραφής ενός μετρητή των 4 bit με σύγχρονο reset. Η πρώτη προσέγγιση (σε επίπεδο συμπεριφοράς) υποδηλώνει ένα ακολούθιακό κύκλωμα, το οποίο περιλαμβάνει τον 4-bit καταχωρητή κι έναν αθροιστή. Η δεύτερη προσέγγιση (σε επίπεδο δομής) δηλώνει ρητά τις λειτουργικές μονάδες για τον καταχωρητή και τον αθροιστή. Αμφότερες οι προσέγγισεις είναι καλές για ένα απλό κύκλωμα, όπως ο μετρητής. Ωστόσο, καθώς αναπτύσσετε πολυπλοκότερες μηχανές πεπερασμένων καταστάσεων, καλή ιδέα είναι να διαχωρίζετε τη λογική για την επόμενη κατάσταση από τους καταχωρητές στον HDL κώδικά σας. Τα Παραδείγματα A.25 και A.26 επιδεικνύουν αυτές τις δύο προσέγγισεις.

Παράδειγμα A.25 Μετρητής (προσέγγιση σε επίπεδο συμπεριφοράς)

##### SystemVerilog

```
module counter(input logic clk,
               input logic reset,
               output logic [3:0] q);
    always_ff @(posedge clk)
        if (reset) q <= 4'b0;
        else q <= q+1;
endmodule
```


##### VHDL

```
library IEEE; use IEEE.STD_LOGIC_1164.all;
use IEEE.STD_LOGIC_UNSIGNED.all;

entity counter is
    port(clk: in STD_LOGIC;
         reset: in STD_LOGIC;
         q: out STD_LOGIC_VECTOR(3 downto 0));
end;

architecture synth of counter is
    signal q_int: STD_LOGIC_VECTOR(3 downto 0);
begin
    process(clk) begin
        if clk'event and clk = '1' then
            if reset = '1' then q_int <= "0000";
            else q_int <= q_int + "0001";
            end if;
        end if;
    end process;
    q <= q_int;
end;
```

Στην VHDL, μέχριστος δεν μπορεί να χρησιμοποιείται και στην αριστερή και στη δεξιά πλευρά μιας έκφρασης η έκφραση  $q \leq q + 1$  δεν είναι έγκυρη. Για το λόγο αυτό, ορίζεται ένα εσωτερικό σήμα κατάστασης  $q\_int$  και η έδοσης  $q$  είναι ένα αντίγραφο του  $q\_int$ . Θα μηλήσουμε περισσότερο γι' αυτό στην Ενότητα A.7.



ΣΧΗΜΑ A.23 Μετρητής (προσέγγιση σε επίπεδο συμπεριφοράς)

Παράδειγμα A.26 Μετρητής (προσέγγιση σε επίπεδο δομής)


##### SystemVerilog

```
module counter(input logic clk,
               input logic reset,
               output logic [3:0] q);
    logic [3:0] nextq;
    flopr qflop(clk, reset, nextq, q);
    adder inc(q, 4'b0001, nextq);
endmodule
```

##### VHDL

```
library IEEE; use IEEE.STD_LOGIC_1164.all;
entity counter is
    port(clk: in STD_LOGIC;
         reset: in STD_LOGIC;
         q: out STD_LOGIC_VECTOR(3 downto 0));
end;

architecture struct of counter is
    component flopr
        port(clk: in STD_LOGIC;
             reset: in STD_LOGIC;
             d: in STD_LOGIC_VECTOR(3 downto 0);
             q: out STD_LOGIC_VECTOR(3 downto 0));
    end component;
    component adder
        port(a, b: in STD_LOGIC_VECTOR(3 downto 0);
             y: out STD_LOGIC_VECTOR(3 downto 0));
    end component;
    signal nextq, q_int: STD_LOGIC_VECTOR(3 downto 0);
begin
    qflop: flopr port map(clk, reset, nextq, q);
    inc: adder port map(q_int, "0001", nextq);
    q <= q_int;
end;
```



ΣΧΗΜΑ A.24 Μετρητής (προσέγγιση σε επίπεδο δομής)

#### A.4.7 Καταχωρητές Ολίσθησης

Το Παράδειγμα A.27 περιγράφει έναν καταχωρητή ολίσθησης μ' ένα παράλληλο φορτίο στην είσοδο.

Παράδειγμα A.27 Καταχωρητής Ολίσθησης με Παράλληλο Φορτίο

##### SystemVerilog

```
module shiftreg(input logic      clk,
                 input logic      reset, load,
                 input logic      sin,
                 input logic [3:0] d,
                 output logic [3:0] q,
                 output logic      sout);
    always_ff @(posedge clk)
        if (reset)      q <= 0;
        else if (load) q <= d;
        else           q <= {q[2:0], sin};

    assign sout = q[3];
endmodule
```


##### VHDL

```
library IEEE; use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;

entity shiftreg is
    port(clk, reset,
          load: in STD_LOGIC;
          sin: in STD_LOGIC;
          d: in STD_LOGIC_VECTOR(3 downto 0);
          q: out STD_LOGIC_VECTOR(3 downto 0);
          sout: out STD_LOGIC);
end;

architecture synth of shiftreg is
    signal q_int: STD_LOGIC_VECTOR(3 downto 0);
begin
    process(clk) begin
        if clk'event and clk = '1' then
            if reset = '1' then q_int <= "0000";
            elsif load = '1' then q_int <= d;
            else q_int <= q_int(2 downto 0) & sin;
            end if;
        end if;
    end process;

    q      <= q_int;
    sout <= q_int(3);
end;
```



ΣΧΗΜΑ A.25 Η μονάδα shiftreg.

#### A.5 Συνδυαστική Λογική με Δηλώσεις Always / Process

Στην Ενότητα A.2 χρησιμοποιήσαμε εντολές ανάθεσης για να περιγράψουμε τη συνδυαστική λογική σε επίπεδο συμπειριφοράς. Οι εντολές `always` στην SystemVerilog και οι εντολές `process` στην VHDL χρησιμοποιούνται για την περιγραφή ακολουθιακών κυκλωμάτων, επειδή «θυμούνται» την παλαιά κατάσταση όταν δεν προδιαγράφεται νέα κατάσταση. Ωστόσο, οι εντολές `always/process` μπορούν επίσης να χρησιμοποιούνται για την περιγραφή συνδυαστικής λογικής σε επίπεδο συμπειριφοράς, εάν η λίστα

εναισθησίας διατητούνται με τρόπο ώστε να ανταποκρίνεται σε μεταβολές όλων των εισόδων και στον κορμό της εντολής προδιαγράφεται η τιμή εξόδου για κάθε πιθανό συνδυασμό εισόδων. Το Παράδειγμα A.28 χρησιμοποιεί εντολές `always/process` για να περιγράψει μια συστοιχία τεσσάρων αντιστροφέων (βλ. Σχήμα A.4 για το οχηματικό).

Παράδειγμα A.28 Αντιστροφέας (με χρήση εντολών `always/process`)

##### SystemVerilog

```
module inv(input logic [3:0] a,
            output logic [3:0] y);
```

```
    always_comb
        y = ~a;
endmodule
```

Η `always_comb` είναι ισοδύναμη με την `always @(*)` και αποτελεί τον πρωτόμυντο τρόπο περιγραφής της συνδυαστικής λογικής στην SystemVerilog. Η `always_comb` αποτιμά εκ νέου τις εντολές που περιλαμβανούνται μέσα στην `always` υποτελή περιήγηση μεταβλητής που κάποιο από τα σήματα που αναφέρονται στη δεξιά πλευρά του `<=` ή `=` μέσα στην εντολή `always`. Αυτό σημαίνει ότι η `always_comb` είναι ένας ασφαλής τρόπος για τη μοντελοποίηση συνδυαστικής λογικής. Σ' αυτό το συγκεκριμένο παράδειγμα, θα αρκούσε επίσης η `always @a`.

Η λειτουργία του τελεστή = στην εντολή `always` αποκαλείται κλειδωμένη ανάθεση (blocking assignment), σε αντίθεση με τον τελεστή `<=` που εκτελεί μη-κλειδωμένη ανάθεση. Στην SystemVerilog, μια καλή πρακτική είναι να χρησιμοποιείτε τελεστές κλειδωμένης ανάθεσης για τα κυκλώματα συνδυαστικής λογικής και μη-κλειδωμένης ανάθεσης για τα κυκλώματα ακολουθιακής λογικής. Θα εξετάσουμε αναλυτικά αυτό το θέμα στην Ενότητα A.5.4.

##### VHDL

```
library IEEE; use IEEE.STD_LOGIC_1164.all;
```

```
entity inv is
    port(a: in STD_LOGIC_VECTOR(3 downto 0);
          y: out STD_LOGIC_VECTOR(3 downto 0));
end;
```

```
architecture proc of inv is
begin
    process(a) begin
        y <= not a;
    end process;
end;
```

Οι εντολές `begin` και `end process` είναι απαιτούμενες στην VHDL, παρόλο που η `process` περιέχει μόνο μία ανάθεση.

Οι γλώσσες HDL υποστηρίζουν πράξεις κλειδωμένης (*blocking*) και μη-κλειδωμένης (*nonblocking*) ανάθεσης σε μια εντολή `always/process`. Μια ομάδα πράξεων κλειδωμένης ανάθεσης αποτιμώνται με τη σειρά με την οποία εμφανίζονται στον κώδικα, ακριβώς όπως θα περίμεναν κανείς από μια τυπική γλώσσα προγραμματισμού. Μια ομάδα πράξεων μη-κλειδωμένης ανάθεσης αποτιμώνται ταυτόχρονα: όλες οι εκφράσεις της δεξιάς πλευράς αποτιμώνται πριν οι εκφράσεις της αριστερής πλευράς. Για λόγους τους οποίους θα δούμε στην Ενότητα A.5.4, είναι αποτελεσματικότερο να χρησιμοποιείτε κλειδωμένη ανάθεση για τη συνδυαστική λογική και ασφαλέστερο να χρησιμοποιείτε μη-κλειδωμένη ανάθεση για την ακολουθιακή λογική.

##### SystemVerilog

Σε μια εντολή `process`, ο τελεστής := υποδεικνύει κλειδωμένη ανάθεση, ενώ ο τελεστής <= υποδεικνύει μη-κλειδωμένη ανάθεση.

Δεν θα πρέπει να συγχέετε αυτούς τους δύο τύπους ανάθεσης με τη συνεχή ανάθεση που εκτελεί η `assign`. Κανονικά, οι εντολές `assign` χρησιμοποιούνται έξω από τις εντολές `always` και αποτιμώνται επίσης ταυτόχρονα.

##### VHDL

Σε μια εντολή `process`, ο τελεστής := υποδεικνύει κλειδωμένη ανάθεση, ενώ ο τελεστής <= υποδεικνύει μη-κλειδωμένη ανάθεση (αποκαλείται επίσης ταυτόχρονη ανάθεση). Αυτή είναι η πρώτη ενότητα όπου χρησιμοποιείται ο τελεστής :=.

Οι πράξεις μη-κλειδωμένης ανάθεσης εκτελούνται για εξόδους και σήματα. Οι πράξεις κλειδωμένης ανάθεσης εκτελούνται για μεταβλητές, οι οποίες δηλώνονται σε εντολές `process` (βλ. το επόμενο παράδειγμα). Ο τελεστής <= μπορεί επίσης να εμφανίζεται έξω από μία εντολή `process`, απότελεσμα της εντολής `process`.

Το Παράδειγμα A.29 ορίζει έναν πλήρη αθροιστή, χρησιμοποιώντας τα ενδιάμεσα σήματα `r` και `s` για τον υπολογισμό των `s` και `sout`. Παράγει το ίδιο κύκλωμα με το Σχήμα A.9, αλλά χρησιμοποιεί εντολές `always/process` στη θέση των εντολών ανάθεσης.

**Παράδειγμα A.29** Πλήρης αθροιστής (με χρήση εντολών always/process)

**SystemVerilog**

```
module fulladder(input logic a, b, cin,
                  output logic s, cout);
  logic p, g;
  always_comb
    begin
      p = a ^ b; // blocking
      g = a & b; // blocking
      s = p ^ cin;
      cout = g | (p & cin);
    end
endmodule
```

Σ' αυτή την περίπτωση, η always @(*a*, *b*, *cin*) ήταν always @() θα ήταν ισοδύναμη με την always\_comb. Και οι τρεις απομούν εκ νέου ρα περιέχομενα του μπλοκ always οποτεδήποτε αλλάζουν τα *a*, *b*, ή *cin*. Ωστόσο, η always\_comb προτιμάται επειδή είναι πιο λακωνική και επιτρέπεται στη εργασία της SystemVerilog να παράγουν ένα προειδοποιητικό μήνυμα εάν το μπλοκ περιγράφει κατά λάθος ακολουθιακή λογική.

Σημειώνεται ότι η δομή begin / end είναι αναγκαία, επειδή περιλαμβάνονται πολλαπλές εντολές μέσα στο μπλοκ της always. Αυτή η πρακτική είναι ανάλογη με τη χρήση των αγκιστρών ({} ) στην C ή την Java. Η δομή begin / end δεν ήταν αναγκαία στο παράδειγμα της μονάδας flop, επειδή η if / else θεωρείται μία εντολή.

Το παράδειγμα αυτό χρησιμοποιεί κλειδωμένη ανάθεση, υπολογίζοντας πρώτα το *p*, κατόπιν το *g*, στη συνέχεια το *s* και, τέλος, το *cout*.


**VHDL**

```
library IEEE; use IEEE.STD_LOGIC_1164.all;
entity fulladder is
  port(a, b, cin: in STD_LOGIC;
       s, cout: out STD_LOGIC);
end;
architecture synth of fulladder is
begin
  process (a, b, cin)
    variable p, g: STD_LOGIC;
  begin
    p := a xor b; -- blocking
    g := a and b; -- blocking
    s <= p xor cin;
    cout <= g or (p and cin);
  end process;
end;
```

Η λίστα ευαισθησίας της process: πρέπει να περιλαμβάνει τα *a*, *b* και *cin*, επειδή το κυκλώματο συνδυαστικής λογικής θα πρέπει να ανταποκρίνεται στις αλλαγές στοιχείων που αποδημοτεί πειστικά. Εάν παραληφθεί οποιαδήποτε από αυτές τις εισόδους, ο κώδικας θα μπορούσε να καταλήξει σε ακολουθιακή λογική ή να συμπεριφέρεται διαφορετικά στην προσομοίωση και τη σύνθεση.

Το παράδειγμα αυτό χρησιμοποιεί κλειδωμένη ανάθεση για τα *p* και *g*, έτσι ώστε να λαμβάνουν τις νέες τιμές τους πριν χρησιμοποιηθούν για τον υπολογισμό των *s* και *cout*, τα οποία εξαρτώνται από τα *p* και *g*.

Επειδή τα *p* και *g* εμφανίζονται στην αριστερή πλευρά μιας έκφρασης κλειδωμένης ανάθεσης (=) σε μια εντολή process, πρέπει να δηλωθούν ως μεταβλητές (variable) και όχι ως σήματα (signal). Η δήλωση μιας μεταβλητής εμφανίζεται πριν από την begin στην εντολή process όπου χρησιμοποιείται η μεταβλητή.



**ΣΧΗΜΑ A.26**  
Οθόνη 7 ενδείξεων.

### A.5.1 Εντολές Case

Μια καλύτερη εφαρμογή των εντολών always/process για τη μοντελοποίηση συνδυαστικής λογικής, επειδή απαιτούν περισσότερες γραμμές απ' ότι η ισοδύναμη προσέγγιση με εντολές assign (βλ. Ενότητα A.2.1). Επιπλέον, ενέχουν τον κίνδυνο να οδηγήσουν κατά λάθος σε ακολουθιακή λογική, εάν παραληφθούν κάποιες είσοδοι από την λίστα ευαισθησίας. Ωστόσο, οι εντολές case και if είναι βολακές για την μοντελοποίηση πολυλογιστής συνδυαστικής λογικής. Οι εντολές case και if μπορούν να εμφανίζονται μόνο μέσα σε εντολές always/process.

Η διαδικασία σχεδιασμού για την περιγραφή μεγάλων μπλοκ συνδυαστικής λογικής με Boolean εκφράσεις είναι κομιστική και επιρρεπής σε σφάλματα. Οι γλώσσες HDL παρέχουν σημαντική ευκολία σ' αυτό τον τομέα, επιτρέποντάς σας να καθορίσετε τη συνάρτηση που υλοποιεί το μπλοκ σ' ένα υψηλότερο επίπεδο αφαίρεσης και κατόπιν συνθέτουν αυτόματα τη συνάρτηση σε επίπεδο πολλών. Το Παράδειγμα A.30 χρησιμοποιεί εντολές case για να περιγράψει μια οθόνη 7 ενδείξεων για έναν αποκωδικο-

ποιητή, βάσει του πίνακας αληθείας του. Μια σχηματική αναπαράσταση της οθόνης 7 ενδείξεων απεικονίζεται στο Σχήμα A.26. Ο αποκωδικοποιητής δέχεται έναν 4-bit αριθμό και εμφανίζει τη δεκαδική τιμή του αναβοσβήνοντας τις κατάλληλες ενδείξεις στην οθόνη. Για παράδειγμα, ο αριθμός 0111 = 7 θα πρέπει να ανάψει τις ενδείξεις *a*, *b* και *c*.

Η εντολή case εκτελεί διαφορετικές ενέργειες, ανάλογα με την τιμή της εισόδου της. Μια εντολή case υποδηλώνει συνδυαστική λογική εάν συνυπολογίζονται όλοι οι πιθανοί συνδυασμοί εισόδων διαφορετικά, υποδηλώνει ακολουθιακή λογική, επειδή η έξοδος θα διατηρήσει την παλαιά τιμή της στις «απροσδιόριστες» περιπτώσεις (case).

**Παράδειγμα A.30** Οθόνη 7 Ενδείξεων για Έναν Αποκωδικοποιητή

**SystemVerilog**

```
module sevenseg(input logic [3:0] data,
                  output logic [6:0] segments);
```

```
always_comb
  case (data)
    // abcdefg
    0: segments = 7'b111_1110;
    1: segments = 7'b011_0000;
    2: segments = 7'b110_1101;
    3: segments = 7'b111_1001;
    4: segments = 7'b011_0011;
    5: segments = 7'b101_1011;
    6: segments = 7'b101_1111;
    7: segments = 7'b111_0000;
    8: segments = 7'b111_1111;
    9: segments = 7'b111_1011;
    default: segments = 7'b000_0000;
  endcase
endmodule
```

Ο όρος default αποτελεί ένα βολικό τρόπο για τον ορισμό της ειδούσας σε όλες εκείνες τις περιπτώσεις που δεν κατονομάζονται ρητά στην εντολή case, διασφαλίζοντας έτσι ότι το αποτέλεσμα θα είναι πάντα συνδυαστική λογική.

Στην SystemVerilog, οι εντολές case πρέπει να εμφανίζονται μέσα σε εντολές always.


**VHDL**

```
library IEEE; use IEEE.STD_LOGIC_1164.all;
entity seven_seg_decoder is
  port(data: in STD_LOGIC_VECTOR(3 downto 0);
       segments: out STD_LOGIC_VECTOR(6 downto 0));
end;
architecture synth of seven_seg_decoder is
begin
  process(data)
  begin
    case data is
      when X"0" => segments <= "1111110";
      when X"1" => segments <= "0110000";
      when X"2" => segments <= "1101101";
      when X"3" => segments <= "1111001";
      when X"4" => segments <= "0110011";
      when X"5" => segments <= "1011011";
      when X"6" => segments <= "1011111";
      when X"7" => segments <= "1110000";
      when X"8" => segments <= "1111111";
      when X"9" => segments <= "1111011";
      when others => segments <= "0000000";
    end case;
  end process;
end;
```

Η εντολή case ελέγχει την τιμή του ορίσματος data. Όταν το data είναι 0, η εντολή εκτελεί την ενέργεια που κατονομάζεται μετά το =>, θέτοντας την segments σε 1111110. Κατά παρόμοιο τρόπο, η case ελέγχει τις όλες τιμές data έως την 9 (παραπότας τη χρήση του X για τους δεκαεξαδικούς αριθμούς). Ο όρος others αποτελεί ένα βολικό τρόπο ορισμού της ειδούσας σε όλες εκείνες τις περιπτώσεις που δεν κατονομάζονται ρητά στην case, διασφαλίζοντας έτσι ότι το αποτέλεσμα θα είναι πάντα συνδυαστική λογική.

Ανόμοια με την Verilog, η VHDL υποστηρίζει εντολές ανάθεσης επιλεγμένου σήματος (βλ. Ενότητα A.2.4), οι οποίες μοιάζουν αρκετά με τις εντολές case, αλλά μπορούν να εμφανίζονται έξω από εντολές process. Συνεπώς, έχετε έναν λιγότερο λόγο να χρησιμοποιείτε εντολές process για να περιγράψετε συνδυαστική λογική.

To Synplify Pro συνθέτει την οθόνη 7 ενδείξεων του αποκωδικοποιητή σε μια μνήμη ROM, η οποία περιέχει τις επιτάχυνσης για κάθε μία από τις 16 πιθανές εισόδους. Άλλα εργαλεία ενδεχομένως να παρήγαναν μεγάλο αριθμό πολλών.



ΣΧΗΜΑ A.27 Η μονάδα sevenseg.

Εάν παραλείπονταν ο όρος default ή others από την εντολή case, ο αποκωδικοποιητής θα θυμούτων την προηγούμενη έξοδο του οποτεδήποτε η data θα ήταν στο εύρος τιμών 10-15. Η συμπεριφορά αυτή είναι ιδιόμορφη και δεν συνάδει με τη συνδυαστική λογική.

Η εντολή case χρησιμοποιείται ευρέως για την περιγραφή συμβατικών αποκωδικοποιητών. Το Παράδειγμα A.31 περιγράφει έναν αποκωδικοποιητή 3:8.

#### Παράδειγμα A.31 Αποκωδικοποιητής 3:8

##### SystemVerilog

```

module decoder3_8(input logic [2:0] a,
                    output logic [7:0] y);

    always_comb
        case (a)
            3'b000: y = 8'b00000001;
            3'b001: y = 8'b00000010;
            3'b010: y = 8'b00000100;
            3'b011: y = 8'b00001000;
            3'b100: y = 8'b00010000;
            3'b101: y = 8'b00100000;
            3'b110: y = 8'b01000000;
            3'b111: y = 8'b10000000;
        endcase
    endmodule

```

Σ' αυτή την περιπτώση δεν απαιτείται όρος default, επειδή καλύπτονται όλες οι περιπτώσεις.

##### VHDL

```


library IEEE; use IEEE.STD_LOGIC_1164.all;

entity decoder3_8 is
    port(a: in STD_LOGIC_VECTOR(2 downto 0);
         y: out STD_LOGIC_VECTOR(7 downto 0));
end;

architecture synth of decoder3_8 is
begin
    process(a) begin
        case a is
            when "000" => y <= "00000001";
            when "001" => y <= "00000010";
            when "010" => y <= "00000100";
            when "011" => y <= "00001000";
            when "100" => y <= "00010000";
            when "101" => y <= "00100000";
            when "110" => y <= "01000000";
            when "111" => y <= "10000000";
            when others => y <= (OTHERS => 'X');
        end case;
    end process;
end;

```

Ορισμένα εργαλεία VHDL απαιτούν έναν όρο others επειδή δεν καλύπτονται συνδυασμοί εισόδων όπως π.χ. ο «1xx». Η έκφραση y <= (OTHERS => 'X') θέτει όλα τα bit της έξοδου y σε X' αυτή είναι μια εντελώς διαφορετική χρήση της δεσμευμένης λέξης OTHERS.



ΣΧΗΜΑ A.28 Αποκωδικοποιητής 3:8.

#### A.5.2 Εντολές If

Οι εντολές always/process μπορούν επίσης να περιέχουν εντολές if στον κορμό τους. Μια εντολή if μπορεί να ακολουθείται από μια εντολή else. Στις περιπτώσεις όπου υπάρχει μέριμνα για όλων τους πιθανούς συνδυασμούς εισόδων, η εντολή if υποδηλώνει συνδυαστική λογική διαφορετικά, παράγει ακολουθική λογική (όπως ο μανδαλωτής της Ενότητας A.4.5).

Το Παράδειγμα A.32 χρησιμοποιεί εντολές if για την περιγραφή ενός κυκλώματος προτεραιότητας των 4 bit, το οποίο θέτει μία έξοδο σε τιμή TRUE ανάλογα με την περισσότερο σημαντική είσοδο που είναι TRUE.

## Παράδειγμα A.32 Κύκλωμα προτεραιότητας

## SystemVerilog

```
module priorityckt(input logic [3:0] a,
                    output logic [3:0] y);

    always_comb
        if (a[3]) y = 4'b1000;
        else if (a[2]) y = 4'b0100;
        else if (a[1]) y = 4'b0010;
        else if (a[0]) y = 4'b0001;
        else           y = 4'b0000;
endmodule
```

Στην SystemVerilog, οι εντολές if πρέπει να εμφανίζονται στον κορμό μιας εντολής always.


## VHDL

```
library IEEE; use IEEE.STD_LOGIC_1164.all;

entity priorityckt is
    port(a: in STD_LOGIC_VECTOR(3 downto 0);
         y: out STD_LOGIC_VECTOR(3 downto 0));
end;

architecture synth of priorityckt is
begin
    process(a) begin
        if (a(3)) y <= "1000";
        elsif (a(2)) y <= "0100";
        elsif (a(1)) y <= "0010";
        elsif (a(0)) y <= "0001";
        else           y <= "0000";
    end if;
    end process;
end;
```

Ανόμοια με την Verilog, η VHDL υποστηρίζει εντολές υπό συνθήκη ανάθεσης σήματος (βλ. Ενότητα A.2.4), οι οποίες είναι παρόμοιες με τις εντολές if αλλά μπορούν να εμφανίζονται έξω από μία εντολή process. Συνεπώς, έχετε έναν λιγότερο λόγο να χρησιμοποιείτε την process για να περιγράψετε συνδυαστική λογική.



ΣΧΗΜΑ A.29 Κύκλωμα προτεραιότητας.



## A.5.3 Η Casez της SystemVerilog

(Οι χρήστες της VHDL μπορούν να παρακάμψουν αυτή την ενότητα). Η SystemVerilog παρέχει επίσης την εντολή casez, η οποία χρησιμοποιείται για την περιγραφή πινάκων αλιθείας που περιλαμβάνουν αιδιάφορες τιμές (υποδεικνύονται με το χαρακτήρα ? στην casez). Το Παράδειγμα A.33 παρουσιάζει την περιγραφή ενός κυκλώματος προτεραιότητας με την εντολή casez.


## Παράδειγμα A.33 Κύκλωμα προτεραιότητας με χρήση της casez

## SystemVerilog

```
module priority_casez(input logic [3:0] a,
                      output logic [3:0] y);

    always_comb
        casez(a)
            4'b1???: y = 4'b1000;
            4'b01???: y = 4'b0100;
            4'b001?: y = 4'b0010;
            4'b0001: y = 4'b0001;
            default: y = 4'b0000;
        endcase
endmodule
```

To Synplify Pro συνθέτει ένα ελαφρώς διαφορετικό κύκλωμα γι' αυτή τη λειτουργική μονάδα (βλ. Σχήμα A.30), σε σύγκριση με το κύκλωμα προτεραιότητας του Σχήματος A.29. Ωστόσο, τα δύο κυκλώματα είναι λογικά ισοδύναμα.



ΣΧΗΜΑ A.30 Η μονάδα priority\_casez.



## A.5.4 Κλειδωμένες και μη-Κλειδωμένες Αναθέσεις

Οι ακόλουθες οδηγίες εξηγούν πότε και πώς χρησιμοποιείται κάθε τόπος ανάθεσης. Εάν δεν τις ακολουθήστε, είναι πιθανό να γράψετε κώδικα ο οποίος θα δείχνει να δουν λένε στην προσωρίωση, αλλά η σύνθεση του θα δίνει λάθος hardware. Στο (προαιρετικό) υπόλοιπο αυτής της ενότητας θα εξηγήσουμε τις αρχές στις οποίες βασίζονται αυτές οι οδηγίες.

## SystemVerilog

1. Να χρησιμοποιείτε την always\_ff @ (posedge clk) και μη-κλειδωμένες (nonblocking) αναθέσεις για τη μοντελοποίηση σύγχρονης ακολουθικής λογικής.

```
always_ff @ (posedge clk)
begin
    nl <= d; // nonblocking
    q <= nl; // nonblocking
end
```

2. Να χρησιμοποιείτε εντολές συνεχούς ανάθεσης για τη μοντελοποίηση απλής συνδυαστικής λογικής.

```
assign y = s ? d1 : d0;
```

## VHDL

1. Να χρησιμοποιείτε την process(clk) και μη-κλειδωμένες (nonblocking) αναθέσεις για τη μοντελοποίηση σύγχρονης ακολουθικής λογικής.

```
process(clk) begin
    if clk'event and clk = '1' then
        nl <= d; -- nonblocking
        q <= nl; -- nonblocking
    end if;
end process;
```

2. Να χρησιμοποιείτε εντολές παυτόχρονης ανάθεσης έξω από τον κορμό των εντολών process για τη μοντελοποίηση απλής συνδυαστικής λογικής.

```
y <= d0 when s = '0' else d1;
```

**SystemVerilog (συνέχεια)**

3. Να χρησιμοποιείτε την `always_comb` και κλειδωμένες (blocking) ανάθεσης για τη μοντελοποίηση πολυπλοκότερης συνδυαστικής λογικής, όπου η `always` μπορεί να φανεί χρήσιμη.

```
always_comb
begin
    p = a ^ b; // blocking
    g = a & b; // blocking
    s = p ^ cin;
    cout = g | (p & cin);
end
```

4. Μην κάνετε ανάθεσης στο ίδιο αίμα σε περισσότερες από μία εντόλες `always` ή εντόλες συνεχούς ανάθεσης. Μονάδική εξαίρεση είναι οι τρισταθείς διάυλοι.

**VHDL (συνέχεια)**

3. Να χρησιμοποιείτε την `process(in1, in2, ...)` για τη μοντελοποίηση πολυπλοκότερης συνδυαστικής λογικής, όπου η `process` μπορεί να φανεί χρήσιμη.  
Να χρησιμοποιείτε κλειδωμένες (blocking) ανάθεσης για τις εσωτερικές μεταβλητές.

```
process(a, b, cin)
    variable p, g: STD_LOGIC;
begin
    p := a xor b; -- blocking
    g := a and b; -- blocking
    s <= p xor cin;
    cout <= g or (p and cin);
end process;
```

4. Μην κάνετε ανάθεσης στην ίδια μεταβλητή σε περισσότερες από μία εντόλες `process` ή εντόλες ταυτόχρονης ανάθεσης. Μονάδική εξαίρεση είναι οι τρισταθείς διάυλοι.

**A.5.4.1 Συνδυαστική Λογική**

Ο πλήρης αθροιστής του Παραδείγματος A.29 μοντελοποιείται σωστά με τη χρήση εκφράσεων κλειδωμένης ανάθεσης. Σ' αυτή την ενότητα θα διερευνήσουμε πώς λειτουργεί και πώς θα διέφερε εάν είχαν χρησιμοποιηθεί εκφράσεις μη-κλειδωμένης ανάθεσης.

Υποθέστε ότι αρχικά όλες οι είσοδοι, `a`, `b` και `cin` είναι 0. Συνεπώς, τα `p`, `g`, `s` και `cout` είναι επίσης 0. Σε κάποια στιγμή, η `a` αλλάζει σε 1, προκαλώντας την εκτέλεση της εντολής `always/process`. Οι τέσσερις εντόλες κλειδωμένης ανάθεσης αποτιμώνται με τη οειδά που παρουσιάζεται στη συνέχεια. Σημειώστε ότι τα `p` και `g` λαμβάνουν την νέα τιμή τους πριν υπολογιστούν τα `s` και `cout`, λόγω των κλειδωμένων ανάθεσεων. Αυτό είναι οιημαντικό, επειδή θέλουμε τα `s` και `cout` να υπολογιστούν χρησιμοποιώντας τις νέες τιμές των `p` και `g`.

1.  $p \leftarrow 1 \oplus 0 = 1$
2.  $g \leftarrow 1 \cdot 0 = 0$
3.  $s \leftarrow 1 \oplus 0 = 1$
4.  $cout \leftarrow 0 + 1 \cdot 0 = 0$

Το Παράδειγμα A.34 παρουσιάζει τη χρήση εντολών μη-κλειδωμένης ανάθεσης, μια πρακτική η οποία δεν συνιστάται.

**Παράδειγμα A.34 Πλήρης Αθροιστής, με Χρήση Εντολών Μη-Κλειδωμένης Ανάθεσης****SystemVerilog**

```
module fulladder(input logic a, b, cin,
                  output logic s, cout);

    logic p, g;

    always_comb
    begin
        p <= a ^ b; // nonblocking
        g <= a & b; // nonblocking

        s <= p ^ cin;
        cout <= g | (p & cin);
    end
endmodule
```

**VHDL**

```
library IEEE; use IEEE.STD_LOGIC_1164.all;

entity fulladder is
    port(a, b, cin: in STD_LOGIC;
         s, cout: out STD_LOGIC);
end;

architecture nonblocking of fulladder is
    signal p, g: STD_LOGIC;
begin
    process (a, b, cin, p, g) begin
        p <= a xor b; -- nonblocking
        g <= a and b; -- nonblocking
    end process;
```

**VHDL (συνέχεια)**

```
s <= p xor cin;
cout <= g or (p and cin);
end process;
```

Επειδή τα `p` και `g` εμφανίζονται στην αριστερή πλευρά μιας μη-κλειδωμένης ανάθεσης σε μια εντολή `process`, θα πρέπει να είναι δηλωμένα ως `signal` και όχι ως `variable`. Η δηλωσή τους ως `signal` εμφανίζεται πριν από το μπλοκ `begin` στην ενόπλη `architecture` και όχι στην `process`.

Ας δούμε την ίδια περίπτωση ενός ανοδικού σήματος από 0 σε 1 ενόσω τα `b` και `cin` είναι 0. Οι τέσσερις μη-κλειδωμένες ανάθεσης αποτιμώνται ταυτόχρονα, ως εξής:

$$p \leftarrow 1 \oplus 0 = 1 \quad g \leftarrow 1 \cdot 0 = 0 \quad s \leftarrow 0 \oplus 0 = 0 \quad cout \leftarrow 0 + 0 \cdot 0 = 0$$

Παρατηρήστε ότι, επειδή το `s` υπολογίζεται ταυτόχρονα με το `rand`, χρησιμοποιεί την παλαιά τιμή του `p` και όχι τη νέα τιμή του. Συνεπώς, το `s` παραμένει 0 αντί να γίνει 1. Ωστόσο, το `p` αλλάζει από 0 σε 1. Αυτή η αλλαγή προκαλεί τον υπολογισμό της `always/process` για δεύτερη φορά, ως εξής:

$$p \leftarrow 1 \oplus 0 = 1 \quad g \leftarrow 1 \cdot 0 = 0 \quad s \leftarrow 1 \oplus 0 = 1 \quad cout \leftarrow 0 + 1 \cdot 0 = 0$$

Αυτή τη φορά, το `p` ήταν ήδη 1, οπότε το `s` σωστά μεταβάλλεται σε 1. Οι μη-κλειδωμένες ανάθεσης έφτασαν τελικά στην απάντηση της δεξιάς πλευράς, αλλά η εντολή `always/process` έπερπε να αποτιμήσει δύο φορές. Αυτό καθιστά την προσομοίωση πιο χρονοβόρα, παρότι η σύνθεση καταλήγει στο ίδιο hardware.

Ένα άλλο μειονέκτημα των μη-κλειδωμένων ανάθεσεων κατά τη μοντελοποίηση συνδυαστικής λογικής είναι ότι η περιγραφή HDL θα παράγει λανθασμένο αποτέλεσμα εάν ξεχάσετε να συμπεριλάβετε τις ενδιάμεσες μεταβλητές στη λίστα ενασιθησίας, όπως παρουσιάζεται στη συνέχεια.

**SystemVerilog**

Εάν η λίστα ενασιθησίας της εντολής `always` είχε διατυπωθεί ως `always @ (a, b, cin)` και όχι ως `always_comb @ (a, b, cin)`, τότε η εντολή δεν θα αποτιμούνταν για δεύτερη φορά όταν θα άλλαζε το `p` ή το `g`. Στο προηγούμενο παράδειγμα, το `s` θα παρέμενε σε 0 και δεν θα λάμβανε την τιμή 1, κάτιο το οποίο είναι λάθος.

**VHDL**

Εάν η λίστα ενασιθησίας της εντολής `process` είχε διατυπωθεί ως `process (a, b, cin)` και όχι ως `process (a, b, cin, p, g)`, τότε η εντολή δεν θα αποτιμούνταν για δεύτερη φορά όταν θα άλλαζε το `p` ή το `g`. Στο προηγούμενο παράδειγμα, το `s` θα παρέμενε σε 0 και δεν θα λάμβανε την τιμή 1, κάτιο το οποίο είναι λάθος.

Ακόμα χειρότερα, σε μια τέτοια περίπτωση οριομένα εργαλεία σύνθεσης θα συνθέσουν το σωστό hardware ακόμα κι όταν μια εσφαλμένη λίστα ενασιθησίας προκαλεί λανθασμένη προσομοίωση. Αυτό οδηγεί σε αναντιστοιχία μεταξύ των αποτελεσμάτων της προσομοίωσης και της λειτουργίας που επιτελεί πραγματικά το hardware.

**A.5.4.2 Ακολουθιακή Λογική**

Ο συγχρονιστής από το Παράδειγμα A.23 μοντελοποιείται σωστά χρησιμοποιώντας μη-κλειδωμένες ανάθεσης. Στην ανοδική ακμή του ρολογιού, το `d` αντιγράφεται στο `n1` την ίδια στιγμή που το `n1` αντιγράφεται στο `q`, οπότε ο κώδικας περιγράφει σωστά δύο καταχωρίτες. Για παράδειγμα, υποθέστε ότι αρχικά `d = 0`, `n1 = 1` και `q = 0`. Στην ανοδική ακμή του ρολογιού, οι δύο ακόλουθες ανάθεσεις συμβαίνουν ταυτόχρονα, οπότε μετά την ακμή του ρολογιού έχουμε `n1 = 0` και `q = 1`.

$$n1 \leftarrow d = 0 \quad q \leftarrow n1 = 1$$



Το Παράδειγμα A.35 εσφαλμένα επιχειρεί να περιγράψει την ίδια λειτουργική μονάδα χρησιμοποιώντας κλειδωμένες αναθέσεις. Στην ανοδική ακμή του  $clk$ , το  $d$  αντιγράφεται στο  $n1$ . Αυτή η νέα τιμή του  $n1$  αντιγράφεται κατόπιν στο  $q$ , με αποτέλεσμα η τιμή του  $d$  να εμφανίζεται εσφαλμένα τόσο στο  $n1$  όσο και στο  $q$ . Εάν  $d = 0$  και  $n1 = 1$ , τότε μετά από την ακμή του ρολογιού θα έχουμε  $n1 = q = 0$ .

1.  $n1 \leftarrow d = 0$
2.  $q \leftarrow n1 = 0$

Επειδή το  $n1$  είναι αόρτο για τον έξω κόσμο και δεν επηρεάζει τη συμπεριφορά του  $q$ , το εργαλείο σύνθεσης το βελτιωτοποιεί ολοκληρωτικά, όπως υποδεικνύει το Σχήμα A.31.


Παράδειγμα A.35 Προβληματική Υλοποίηση Συγχρονιστή με Εντολές Κλειδωμένης (Blocking) Ανάθεσης

#### SystemVerilog

```
module syncbad(input logic clk,
                input logic d,
                output logic q);
    logic n1;
    always_ff @(posedge clk)
    begin
        n1 = d; // blocking
        q = n1; // blocking
    end
endmodule
```

#### VHDL

```
library IEEE; use IEEE.STD_LOGIC_1164.all;
entity syncbad is
    port(clk: in STD_LOGIC;
          d: in STD_LOGIC;
          q: out STD_LOGIC);
end;
architecture bad of syncbad is
begin
    process(clk)
        variable n1: STD_LOGIC;
    begin
        if clk'event and clk = '1' then
            n1 := d; -- blocking
            q <= n1;
        end if;
    end process;
end;
```





ΣΧΗΜΑ A.31 Η μονάδα syncbad.

Το ημικό διδαγμα αυτού του παραδείγματος είναι απλό: θα πρέπει να χρησιμοποιείτε αποκλειστικά μη-κλειδωμένη ανάθεση σε εντολές `always` όταν μοντελοποιείτε ακολουθιακή λογική. Με ξέσπινες τεχνικές, όπως η αντιστροφή της σειράς των αναθέσεων, θα μπορούσατε να κάνετε τις κλειδωμένες αναθέσεις να δουλέψουν σωστά: ωστόσο, δεν οας παρέχουν κανένα πλεονέκτημα και απλώς εισάγουν τον κίνδυνο απρόβλεπτης συμπεριφοράς. Συγκεκριμένα ακολουθιακά κυκλώματα δεν πρόκειται να δουλέψουν καθόλου όταν χρησιμοποιούνται κλειδωμένες αναθέσεις, ανεξαρτήτως της σειράς τους.

## A.6 Μηχανές Πεπερασμένων Καταστάσεων

Υπάρχουν δύο στιλ μηχανών πεπερασμένων καταστάσεων (FSM). Στις μηχανές Mealy (Σχήμα A.32(a)), η έξοδος είναι συνάρτηση της τρέχουσας κατάστασης και των εισόδων. Στις μηχανές Moore (Σχήμα A.32(b)), η έξοδος είναι συνάρτηση μόνο της τρέχουσας κατάστασης. Για αμφότερους τους τύπους, η FSM μπορεί να διαμεριστεί σ' έναν καταχωρητή κατάστασης, τη λογική για την επόμενη κατάσταση και τη λογική έξοδου. Οι HDL περιγραφές των μηχανών καταστάσεων διαχωρίζονται, αντίστοιχα, στα ίδια τρία/τρεις μέρη.



ΣΧΗΜΑ A.32 Μηχανές πεπερασμένων καταστάσεων Mealy και Moore.

### A.6.1 Παράδειγμα FSM

Το Παράδειγμα A.36 περιγράφει τη μηχανή πεπερασμένων καταστάσεων «διαίρεσης διά 3» από το Σχήμα A.33. Παρέχει ένα σύγχρονο σήμα reset για την αρχικοποίηση της FSM. Ο καταχωρητής κατάστασης χρησιμοποιεί τη συνηθισμένη σόνταξη για τα flip-flop. Τα μπλοκ για την επόμενη κατάσταση και τη λογική έξοδου είναι συνδιαστικής λογικής. Αυτή η FSM είναι ένα παράδειγμα μηχανής Moore: στην πραγματικότητα, δεν έχει εισόδους παρά μόνο ένα σήμα πολογιού κι ένα σήμα reset.

Παράδειγμα A.36 Μηχανή πεπερασμένων καταστάσεων για τη «διαίρεση διά 3»


#### SystemVerilog

```
library IEEE; use IEEE.STD_LOGIC_1164.all;
entity divideby3FSM is
    port(clk, reset: in STD_LOGIC;
          y: out STD_LOGIC);
end;
architecture synth of divideby3FSM is
    signal state, nextstate: STD_LOGIC_VECTOR(1 downto 0);
begin
    -- καταχωρητής κατάστασης
    always_ff @(posedge clk)
        if (reset) state <= 2'b00;
        else state <= nextstate;
    -- Δογική επόμενης κατάστασης
    always_comb
        case (state)
            2'b00: nextstate = 2'b01;
            2'b01: nextstate = 2'b10;
            2'b10: nextstate = 2'b00;
            default: nextstate = 2'b00;
        endcase
end;
```

#### VHDL

```
library IEEE; use IEEE.STD_LOGIC_1164.all;
entity divideby3FSM is
    port(clk, reset: in STD_LOGIC;
          y: out STD_LOGIC);
end;
architecture synth of divideby3FSM is
    signal state, nextstate: STD_LOGIC_VECTOR(1 downto 0);
begin
    -- καταχωρητής κατάστασης
    process(clk) begin
        if clk'event and clk = '1' then
            if reset = '1' then state <= "00";
            else state <= nextstate;
        end if;
    end process;
    -- Δογική επόμενης κατάστασης
    process(state)
        begin
            case (state)
                "00": nextstate = "01";
                "01": nextstate = "10";
                "10": nextstate = "00";
                others: nextstate = "00";
            end case
    end process;
end;
```

(συνεχίζεται)



ΣΧΗΜΑ A.33 Διάγραμμα μετάβασης καταστάσεων για το μετρητή της «διαίρεσης διά 3».


**SystemVerilog (συνέχεια)**

```
// Λογική εξόδου
assign y = (state == 2'b00);
endmodule
```

Παρατηρήστε ότι χρησιμοποιείται μια εντολή `case` για να ορίσει τον πίνακα μετάβασης καταστάσεων. Επειδή η λογική για την επόμενη κατάσταση θα πρέπει να είναι συνδυαστική, η `default` είναι αναγκαία ακόμα κι αν η κατάσταση 11 δεν πρόκειται να προκύψει ποτέ.

Η έξοδος `y` είναι 1 όταν η κατάσταση είναι 00. Η σύγκριση ισότητας `a == b` αποτιμάται σε 1 εάν το `a` ισούται με το `b` και διαφορετικά σε 0. Η σύγκριση ανισότητας `a != b` κάνει το αντίθετο, δίνοντας 1 εάν το `a` δεν ισούται με το `b`.

To Synplify Pro παρέχει απλώς ένα διάγραμμα βαθμίδων κι ένα διάγραμμα μετάβασης καταστάσεων για τις μηχανές καταστάσεων: δεν υποδεικνύει τις λογικές πύλες ή τις εισόδους & εξόδους στα τόξα μετάβασης και στις καταστάσεις. Συνεπώς, θα πρέπει να προσέχετε ιδιαίτερα κατά τον καθορισμό της FSM στον HDL κώδικά σας. Το Design Compiler και άλλα εργαλεία σύνθεσης υποδεικνύουν την υλοποίηση σε επίπεδο πυλών. Το Σχήμα A.34 παρουσιάζει ένα διάγραμμα μετάβασης καταστάσεων ο διπλός κύκλος υποδεικνύει ότι το S0 είναι η κατάσταση `reset`.



**ΣΧΗΜΑ A.34** Η μονάδα `divideby3sm`.

Σημειώστε ότι κάθε εντολή `always/process` υποδηλώνει ένα ξεχωριστό μπλοκ λογικής. Συνεπώς, ένα δεδομένο σήμα μπορεί να αντιθέται μόνο σε μία `always/process`. Διαφορετικά, υπονοούνται δύο μονάδες hardware με βραχυκοκλωνές εξόδους.

### A.6.2 Απαρίθμηση Καταστάσεων

Οι SystemVerilog και VHDL υποστηρίζουν τύπους απαρίθμησης (απαρίθμηση) ως έναν αφηρημένο τρόπο αναπαράστασης της πληροφορίας, χωρίς αντιστοίχιση σε συγκεκριμένες δυαδικές κωδικοποιήσεις. Για παράδειγμα, η μηχανή πεπερασμένων καταστάσεων «διάρεσης διά 3» που περιγράφεται στο Παράδειγμα A.36 χρησιμοποιεί τρεις καταστάσεις. Μπορούμε να δώσουμε τις καταστάσεις ονόματα, χρησιμοποιώντας έναν τύπο απαρίθμησης, αντί να αναφέρομας σ' αυτές με τις δυαδικές τιμές τους. Αυτό καθιστά τον κώδικα περισσότερο ευανάγνωστο και ευκολότερο σε αλλαγές. Το Παράδειγμα A.37 αναδιατυπώνει τον

κώδικα της FSM «διάρεσης διά 3» χρησιμοποιώντας απαριθμητές καταστάσεις το hardware δεν μεταβάλλεται κατά κανένα τρόπο.

### Παράδειγμα A.37 Απαρίθμηση Καταστάσεων

**SystemVerilog**

```
module divideby3FSM(input logic clk,
                      input logic reset,
                      output logic y);

    typedef enum logic [1:0] {S0, S1, S2} statetype;
    statetype state, nextstate;

    // Καταχωριτής κατάστασης
    always_ff @(posedge clk)
        if (reset) state <= S0;
        else state <= nextstate;

    // Λογική επόμενης κατάστασης
    always_comb
        case (state)
            S0: nextstate = S1;
            S1: nextstate = S2;
            S2: nextstate = S0;
            default: nextstate = S0;
        endcase

    // Λογική εξόδου
    assign y = (state == S0);
endmodule
```

Η ενιούλη `typedef` ορίζει την `statetype` ως μία `logic` τημή των δύο bit, μια από τις εξής τρεις πιθανότητες: S0, S1, ή S2. Τα `state` και `nextstate` είναι σήματα τύπου `statetype`. Οι απαριθμητές κωδικοποιήσεις χρησιμοποιούν εξ ορισμού αριθμητική σειρά: S0 = 00, S1 = 01 και S2 = 10. Οι κωδικοποιήσεις μπορούν να ορίζονται ρητά από το χρήστη. Το ακόλουθο απόσπασμα κωδικοποιεί τις καταστάσεις ως one-hot τιμές των 3 bit:

```
typedef enum logic [2:0] {S0 = 3'b001,
                           S1 = 3'b010,
                           S2 = 3'b100} statetype;
```

Εάν, για κάποιο λόγο, θέλαμε να είναι HIGH στις καταστάσεις S0 και S1, η λογική της εξόδου θα έπρεπε να τροποποιηθεί ως εξής:

**SystemVerilog**

```
// Λογική εξόδου
assign y = (state == S0 | state == S1);
```

**VHDL**

```
library IEEE; use IEEE.STD_LOGIC_1164.all;


entity divideby3FSM is
    port(clk, reset: in STD_LOGIC;
          y:          out STD_LOGIC);
end;

architecture synth of divideby3FSM is
    type statetype is (S0, S1, S2);
    signal state, nextstate: statetype;
begin
    -- καταχωριτής κατάστασης
    process(clk) begin
        if clk'event and clk = '1' then
            if reset = '1' then state <= S0;
            else state <= nextstate;
        end if;
    end process;

    -- λογική επόμενης κατάστασης
    nextstate <= S1 when state = S0 else
                    S2 when state = S1 else
                    S0;

    -- λογική εξόδου
    y <= '1' when state = S0 else '0';
end;
```

Το Παράδειγμα αυτό ορίζει ένα νέο τύπο απαρίθμησης, τον `statetype`, με τρεις πιθανότητες: S0, S1 και S2. Τα `state` και `nextstate` είναι σήματα τύπου `statetype`. Το εργαλείο σύνθεσης μπορεί να επιλέξει την κωδικοποίηση των τύπων απαρίθμησης. Ένα καλό εργαλείο μπορεί να επιλέξει μια κωδικοποίηση η οποία θα απλοποιεί την υλοποίηση του hardware.



**ΣΧΗΜΑ A.35** Το διάγραμμα μετάβασης καταστάσεων για την FSM.

Παράδειγμα A.38

#### SystemVerilog

```
module historyFSM(input logic clk,
                   input logic reset,
                   input logic a,
                   output logic x, y);

    typedef enum logic [2:0]
        {S0, S1, S2, S3, S4} statetype;
    statetype state, nextstate;

    // Καταχωρητής κατάστασης
    always_ff @(posedge clk)
        if (reset) state <= S0;
        else state <= nextstate;

    // Δογική επόμενης κατάστασης
    always_comb
        case (state)
            S0: if (a) nextstate = S3;
                 else nextstate = S1;
            S1: if (a) nextstate = S3;
                 else nextstate = S2;
            S2: if (a) nextstate = S3;
                 else nextstate = S2;
            S3: if (a) nextstate = S4;
                 else nextstate = S1;
            S4: if (a) nextstate = S4;
                 else nextstate = S1;
            default: nextstate = S0;
        endcase
endmodule
```

#### VHDL

```
library IEEE; use IEEE.STD_LOGIC_1164.all;

entity historyFSM is
    port(clk, reset: in STD_LOGIC;
          a: in STD_LOGIC;
          x, y: out STD_LOGIC);
end;

architecture synth of historyFSM is
    type statetype is (S0, S1, S2, S3, S4);
    signal state, nextstate: statetype;
begin
    -- Καταχωρητής κατάστασης
    process(clk) begin
        if clk'event and clk = '1' then
            if reset = '1' then state <= S0;
            else state <= nextstate;
        end if;
    end process;

    -- Δογική επόμενης κατάστασης
    process(state, a) begin
        case state is
            when S0 => if a = '1' then nextstate <= S3;
                         else nextstate <= S1;
                         end if;
            when S1 => if a = '1' then nextstate <= S3;
                         else nextstate <= S2;
                         end if;
        endcase
    endprocess;
```

### A.6.3 FSM με Εισόδου

Το FSM «διαιρεσης διά 3» είχε μία έξοδο και καθόλου εισόδους. Το Παράδειγμα A.38 περιγράφει μια μηχανή πεπερασμένων καταστάσεων με μία εισόδο a και δύο έξοδους, η οποία παρουσιάζεται στο Σχήμα A.35. Η έξοδος x είναι true όταν η εισόδος την παρούσα στιγμή είναι ιδιαίτερη από τις άλλες στιγμές στον πορευόμενο κύκλο. Η έξοδος y είναι true όταν η εισόδος την παρούσα στιγμή είναι ιδιαίτερη από τις άλλες στιγμές στον πορευόμενο κύκλο. Το διάγραμμα μετάβασης καταστάσεων υποδεικνύει ότι πρόκειται για μια μηχανή Mealy, επειδή η έξοδος εξαρτάται από τις τρέχουσες εισόδους, καθώς και από την κατάσταση. Οι έξοδοι πιλοφορούνται σε κάθε μετάβαση με βάση την εισόδου.


#### SystemVerilog (αυνέχεια)

```
// Δογική εξόδου
assign x = ((state == S1 | state == S2) & -a) |
           ((state == S3 | state == S4) & a);
assign y = (state == S2 & -a) | (state == S4 & a);
endmodule
```

#### VHDL (αυνέχεια)

```
when S2 => if a = '1' then nextstate <= S3;
              else nextstate <= S2;
              end if;
when S3 => if a = '1' then nextstate <= S4;
              else nextstate <= S1;
              end if;
when S4 => if a = '1' then nextstate <= S4;
              else nextstate <= S1;
              end if;
when others => nextstate <= S0;
end case;
end process;

-- Δογική εξόδου
x <= '1' when
    ((state = S1 or state = S2) and a = '0') or
    ((state = S3 or state = S4) and a = '1')
else '0';
y <= '1' when
    (state = S2 and a = '0') or
    (state = S4 and a = '1')
else '0';
end;
```



**ΣΧΗΜΑ A.36** Η μονάδα historyFSM.



## A.7 Ιδιώματα των Τύπων

Σ' αυτή την ενότητα θα εξηγήσουμε ποι αναλυτικά ορισμένα λεπτά σημεία αναφορικά με τους τύπους (δεδομένων) των SystemVerilog και VHDL.

### SystemVerilog

Η στάνταρ Verilog χρησιμοποιεί κυρίως δύο τύπους: τους `reg` και `wire`. Παρά την ονομασία του τύπου του, ένα σήμα `reg` μπορεί να σχετίζεται μ' έναν καταχωριτικό, αλλά μπορεί και όχι. Αυτό αποτελείται πιγή μεγάλης σύγχυσης για όσους προσπάθησαν να μάθουν τη γλώσσα. Η SystemVerilog εισήγαγε τον τύπο `logic` και χαλάρωσε κάποιες απαιτήσεις, σε μια προσπάθεια να εξαλείψει τη σύγχυση: γι' αυτό και τα παραδείγματα στο πάρον παράρτημα χρησιμοποιούν τον τύπο `logic`. Σ' αυτή την ενότητα θα περιγράψουμε το αναλυτικά τους τύπους `reg` και `wire`, για εκείνους τους χρήστες που καλούνται να χειρίστορο πλατφόρμα `Verilog`.

Στην Verilog, εάν ένα σήμα εμφανίζεται στην αριστερή πλευρά του τελεστή `<=` ή `=` οντότοτε `always`, θα πρέπει να δηλώνεται ως `reg`. Διαφορετικά, θα πρέπει να δηλώνεται ως `wire`. Συνεπώς, ένα σήμα `reg` θα μπορούσε να είναι η ξέσοδος ενός flip-flop, ενός μανδαλούτη, ή ενός μπλοκ συνδυαστικής λογικής, ανάλογα με τη λίστα ευαισθησίας και τη διατύπωση του μπλοκ `always`.

Οι θύρες εισόδου και έξοδου χρησιμοποιούν εξ ορισμού τον τύπο `wire`, εκτός κι αν ο τύπος τους καθορίζεται ρητά ως `reg`. Το ακόλουθο παράδειγμα δείχνει πώς περιγράφεται ένα flip-flop σε συμβατική Verilog. Παρατηρήστε ότι τα `c1` και `d` έχουν εξ ορισμού τύπο `wire`, ενώ το `q` ορίζεται ρητά ως τύπου `reg` επειδή εμφανίζεται στην αριστερή πλευρά του τελεστή `<=` στο μπλοκ `always`:

```
module flop(input          clk,
             input [3:0] d,
             output reg [3:0] q);

    always @ (posedge clk)
        q <= d;
endmodule
```

Η SystemVerilog εισάγει τον τύπο `logic`, ο οποίος είναι ένα συνόλο για τον `reg` και αποτέλει τη σύγχυση των χρηστών αναφορικά με το ένα αφορά πράγματι ένα flip-flop. Επιπλέον, η SystemVerilog χαλαρώνει τους κανόνες για τις εντολές `assign` και την ιεραρχική δημιουργία υποδειγμάτων (*instances*) θύρων, πράγμα το οποίο σημαίνει ότι ο τύπος `logic` μπορεί να χρησιμοποιείται έξω από μπλοκ `always`, σε σημεία όπου κατά παράδοση θα απαιτούνταν ένα σήμα `wire`. Συνεπώς, σχεδὸν όλα τα σήματα στην SystemVerilog μπορούν να είναι τύπου `logic`. Μονάδικα εξαίρεση είναι ότι τα σήματα με πολλαπλούς οδηγούς (π.χ., ένας τριστάθης διαύλος) πρέπει να δηλώνονται ως ένας δίκτυο, όπως περιγράφεται στο Παράδειγμα A.11. Αυτός ο κανόνας επιτρέπει στην SystemVerilog να παράγει ένα μήνυμα σφάλματος αντί για μια τημή `x` όπως ένα σήμα `logic` συνδέεται κατά λάθος σε πολλαπλούς οδηγούς.

Ο πιο κοινός τύπος δίκτυου αποκαλείται `wire` ή `tri`. Αυτά τα δύο προσδιοριστικά τύπου είναι συνόνυμα, αλλά το `wire` χρησιμοποιείται κατά σύμβαση όπως υπάρχει μόνο ένας οδηγός, ενώ το `tri` χρησιμοποιείται όπως υπάρχουν πολλαπλοί οδηγοί. Συνεπώς, ο τύπος `wire` έχει παραπλανηθεί στην SystemVerilog, επειδή προτιμάται ο τύπος `logic` για τα σήματα μ' έναν μεμονωμένο οδηγό.

Όταν ένα δίκτυο `tri` οδηγείται σε μια μεμονωμένη τημή από έναν περιστόπερο οδηγούς, λαμβάνει αυτή την τημή. Όταν δεν οδηγείται, μένει αιωρούμενο (`z`). Όταν οδηγείται σε διαφορετικές τημές (`0`, `1`, `z`) από πολλαπλούς οδηγούς, είναι σε κατάσταση διαμάχης (`x`).

Υπάρχουν και άλλοι τύποι δίκτυων, οι οποίοι συμπεριφέρονται διαφορετικά όπως οδηγούνται ή δεν δηγούνται από πολλαπλές πηγές.

### VHDL

Ανάμοια με την SystemVerilog, η VHDL επιβάλλει ένα αυστηρό σύστημα καθορισμού τύπων δεδομένων, το οποίο μπορεί να προστατέψει το χρήστη από κάποια ασφάλματα, αλλά περιστασιακά αποδεικνύεται αβόλο.

Παρά τη θεμελική σημασία του, ο τύπος `STD_LOGIC` δεν είναι εγγενής στην VHDL. Αντίθετα, αποτελεί μέρος της βιβλιοθήκης IEEE `STD_LOGIC_1164`. Συνεπώς, κάθε αρχείο θα πρέπει να περιέχει τις καταλληλες εντολές για την πρόσβαση στη βιβλιοθήκη, όπως είδαμε σε προηγούμενα παραδείγματα.

Επιπλέον, ο τύπος IEEE `STD_LOGIC_1164` δεν διαθέτει δυνατότητες για βασικές λειτουργίες, όπως η πρόσθιση, η σύγκριση, οι ολιγότερες και η μετατροπή σε ακεραίους για δεδομένα τύπου `STD_LOGIC_VECTOR`. Οι περισσότεροι κατασκευαστές εφαρμογών CAD έχουν υιοθετήσει βιβλιοθήκες που παρέχουν αυτές τις λειτουργίες:

`IEEE.STD_LOGIC_UNSIGNED` και  
`IEEE.STD_LOGIC_SIGNED`.

Η VHDL διαθέτει επίσης έναν τύπο `BOOLEAN` με δύο τημές, τις `true` και `false`. Τιμές τύπου `BOOLEAN` επιτέφενται από συγκρίσεις (π.χ., `s = '0'`) και χρησιμοποιούνται σε εντολές εκτέλεσης υπό συνθήκη, όπως η `when`. Παρά την προφανή αντιστοίχιση που θα μπορούσε να κάνει κάποιος, ότι η `BOOLEAN` τιμή `true` ισοδύναμει με την `STD_LOGIC '1'` και η `BOOLEAN` τιμή `false` ισοδύναμει με την `STD_LOGIC '0'`, αυτοί οι δύο τύποι δεν είναι ταυτόσημοι και δεν μπορούν να χρησιμοποιούνται ο ίνας στη θέση του άλλου. Συνεπώς, ο ακόλουθος κώδικας δεν είναι έγκυρος:

```
y <= di when s else d0;
y <= (state = S2);
```

Αντ' αυτού, θα έπρεπε να γράψουμε

```
y <= di when s = '1' else d0;
y <= '1' when state = S2 else '0';
```

Αν και δεν θα δηλώσουμε κανένα σήμα ως τύπου `BOOLEAN`, αυτό υπονοείται αυτόματα όταν γίνονται συγκρίσεις και χρησιμοποιείται από τις εντολές εκτέλεσης υπό συνθήκη.

Παρόμοια, η VHDL διαθέτει έναν τύπο `INTEGER` ο οποίος αναπτυσστάθηκες και αρνητικές και αρνητικές ακέραιοις αριθμούς. Τα σήματα τύπου `INTEGER` έχουν πεδίο τημών  $-2^{31} \dots 2^{31}-1$ . Οι ακέραιες τημές χρησιμοποιούνται ως ενδείκτες διαύλων. Για παράδειγμα, στην εντολή

```
y <= a(3) and a(2) and a(1) and a(0);
```

τα 0, 1, 2 και 3 είναι ακέραιοι που εξυπηρετούν ως ενδείκτες για την επιλογή των bits του σήματος `a`. Δεν μπορούμε να «δεικτοδοτήσουμε» απευθείας ένα διάυλο μ' ένα σήμα `STD_LOGIC` ή `STD_LOGIC_VECTOR`. Αντ' αυτού, θα πρέπει να μετατρέψουμε το σήμα σε τύπο `INTEGER`. Αυτό επιδεικνύεται στο Παράδειγμα A.39 για έναν πολυπλέκτη 8:1, ο οποίος επιλέγει ένα bit από ένα διάνυσμα χρησιμοποιώντας έναν 3-bit διέκτη. Η συνάρτηση `CONV_INTEGER` ορίζεται στη βιβλιοθήκη `STD_LOGIC_UNSIGNED` και εκτελεί τη μετατροπή από τον τύπο `STD_LOGIC_VECTOR` στον τύπο `INTEGER` για θετικές (μη-προσημασμένες) τημές.

### SystemVerilog (συνέχεια)

Οι τύποι αυτοί χρησιμοποιούνται σπανίως, αλλά μπορούν να εμφανίζονται σε σημαδίδηπτο θέση θα έπρεπε κανονικά να εμφανίζεται ένα δίκτυο tri (π.χ., για σήματα με πολλαπλούς οδηγούς). Οι τύποι περιγράφονται στον Πίνακα A.7:


ΠΙΝΑΚΑΣ A.7 Χειρισμός δικτύων

| Τύπος δικτύου | Χωρίς οδηγό      | Συγκρουόμενοι οδηγοί :     |
|---------------|------------------|----------------------------|
| tri           | z                | x                          |
| triand        | z                | 0 έαν οποιοιδήποτε είναι 0 |
| trior         | z                | 1 έαν οποιοιδήποτε είναι 1 |
| trireg        | προηγούμενη τιμή | x                          |
| tri0          | 0                | x                          |
| tril          | 1                | x                          |

Οι περισσότερες λειτουργίες, όπως οι πράξεις πρόσθισης/αφίρεσης και η Boolean λογική είναι πανομοιότερες ανεξάρτητες από το εάν ένας αριθμός είναι προσημασμένος ή όχι. Οστόσο, η σύγκριση μεγεθών (απόλυτων τιμών), ο πολλαπλασιασμός και η αριθμητική ολισθηση δεξιά εκτελούνται διαφορετικά για τους προσημασμένους αριθμούς.

Στην Verilog, τα δίκτυα θεωρούνται εξ ορισμού μη-προσημασμένα μεγέθη. Η προσθήκη του τροποποιητή `signed` (π.χ., `logic signed a [31:0]`) επιβάλλει την αντιμετώπιση του δικτύου ως προσημασμένο μεγέθος.

Παράδειγμα A.39 Πολυπλέκτης 8:1 με Μετατροπή Τύπου



ΣΧΗΜΑ A.37 Η μονάδα mux8.

### VHDL

```
library IEEE;
use IEEE.STD_LOGIC_1164.all;
use IEEE.STD_LOGIC_UNSIGNED.all;
```

```
entity mux8 is
port(d: in STD_LOGIC_VECTOR(7 downto 0);
      s: in STD_LOGIC_VECTOR(2 downto 0);
      y: out STD_LOGIC);
end;
```

```
architecture synth of mux8 is
begin
  y <= d(CONV_INTEGER(s));
end;
```


Η VHDL έχει επίσης αυστηρούς κανόνες όσον αφορά την χρήση θυρών από αποκλειστικά για έξοδο. Για παράδειγμα, ο ακόλουθος κώδικας για τις 2-3-εισόδων πύλες AND δεν είναι έγκυρος, επειδή τον χρησιμοποιείται για τον υπολογισμό του `w` και επίσης ως έξοδος

```
library IEEE; use IEEE.STD_LOGIC_1164.all;
```

```
entity and23 is
port(a, b, c: in STD_LOGIC;
      w: out STD_LOGIC);
end;
```

```
architecture synth of and23 is
```

Παράδειγμα A.39 Πολυπλέκτης 8:1 με Μετατροπή Τύπου (συνέχεια)



ΣΧΗΜΑ A.38 Η μονάδα and23.

```

begin
  v <= a and b;
  w <= v and c;
end;


library IEEE; use IEEE.STD_LOGIC_1164.all;

entity and23 is
  port(a, b, c: in STD_LOGIC;
       v, w: out STD_LOGIC);
end;

architecture synth of and23 is
  signal v_int: STD_LOGIC;
begin
  begin
    v_int <= a and b;
    v <= v_int;
    w <= v_int and c;
  end;

```

Η VHDL ορίζει έναν ειδικό τύπο θύρας με όνομα *buffer* για την επίλυση αυτού του προβλήματος. Ένα σήμα συνδέεται σε μια θύρα τύπου *buffer* συμπεριφέρεται ως έξοδος, αλλά θα μπορούσε επίσης να χρησιμοποιείται εντός της λειτουργικής μονάδας. Δυστυχώς, οι θύρες τύπου *buffer* προκαλούν προβλήματα στην ιεραρχική σχεδίαση, επειδή κάποιες έξοδοι σε υψηλότερα επίπεδα της ιεραρχίας μπορεί επίσης να χρειάζεται να μετατραπούν σε *buffer*. Μα καλύτερη εναλλακτική είναι να δηλώνετε ένα εσωτερικό σήμα και κατόπιν να οδηγείτε την έξοδο βασιζόμενο σ' αυτό το σήμα, ως εξής:



## A.8 Παραμετροποιημένες Μονάδες

Μέχρι τώρα, δλεγεις οι λειτουργικές μονάδες που καθορίσαμε είχαν εισόδους και εξόδους σταθερού εύρους (πλάτων). Για παράδειγμα, χρειάστηκε να καθορίσουμε ξεχωριστές μονάδες για τους πολυπλέκτες 2:1 με εύρος 4 και 8 bit. Οι γλώσσες HDL επτέρευον μεταβλήτο εύρους bit μέσω των παραμετροποιημένων λειτουργικών μονάδων. Το Παράδειγμα A.40 δηλώνει έναν παραμετροποιημένο πολυπλέκτη 2:1 με προκαθορισμένο εύρος 8 και κατόπιν των χρησιμοποιεί για να δημιουργήσει πολυπλέκτες 4:1 με εύρος 8 και 12 bit.

Παράδειγμα A.40 Παραμετροποιημένοι Πολυπλέκτες των N bit

### SystemVerilog

```

module mux2
  #(parameter width = 8)
  (input logic [width-1:0] d0, d1,
   input logic s,
   output logic [width-1:0] y);

  assign y = s ? d1 : d0;
endmodule

```

H SystemVerilog επτέρευε τη χρήση μιας εντολής #(parameter ...) πριν από τις εισόδους και εξόδους για τον ορισμό παραμέτρων. Η εντολή parameter περιλαμβάνει μια προκαθορισμένη τιμή (8) της παραμέτρου, width. Ο αριθμός των bit στις εισόδους και τις εξόδους μπορεί να εξαρτάται από αυτή την παραμέτρο.

### VHDL

```

library IEEE; use IEEE.STD_LOGIC_1164.all;

entity mux2 is
  generic(width: integer := 8);
  port(d0,
        d1: in STD_LOGIC_VECTOR(width-1 downto 0);
        s: in STD_LOGIC;
        y: out STD_LOGIC_VECTOR(width-1 downto 0));
end;

architecture synth of mux2 is
begin
  y <= d0 when s = '0' else d1;
end;

```

ΣΧΗΜΑ A.39 Η μονάδα mux4\_12.

Το Παράδειγμα A.41 παρουσιάζει έναν αποκωδικοποιητή, ο οποίος είναι μια ακόμη καλύτερη περίπτωση εφαρμογής των παραμετροποιημένων λεπτομερικών μονάδων. Ο καθορισμός ενός μεγάλου  $N:2^N$  αποκωδικοποιητή είναι κομβαστικός όταν γίνεται με εντολές case, αλλά εύκολος όταν χρησιμοποιείται παραμετροποιημένος κώδικας, ο οποίος θέτει απλώς το κατάλληλο bit εξόδου σε 1. Συγκεκριμένα, ο αποκωδικοποιητής χρησιμοποιεί κλειδωμένες αναθέσεις για τον ορισμό όλων των bit σε 0 και κατόπιν αλλάζει το κατάλληλο bit σε 1. Το Σχήμα A.28 παρουσιάζει το σχηματικό για έναν αποκωδικοποιητή 3:8.

Παράδειγμα A.41 Παραμετροποιημένος Αποκωδικοποιητής  $N:2^N$ **SystemVerilog**

```
module decoder #(parameter N = 3)
    (input logic [N-1:0]
     output logic [2**N-1:0]
      always_comb
      begin
        y = 0;
        y[a] = 1;
      end
    endmodule
To 2**N υποδεικνύει 2^N.
```

**VHDL**

```
library IEEE; use IEEE.STD_LOGIC_1164.all;
use IEEE.STD_LOGIC_UNSIGNED.all;
use IEEE.STD_LOGIC_ARITH.all;

entity decoder is
    generic(N: integer := 3);
    port(a: in STD_LOGIC_VECTOR(N-1 downto 0);
         y: out STD_LOGIC_VECTOR(2**N-1 downto 0))
end;

architecture synth of decoder is
begin
  process (a)
    variable tmp: STD_LOGIC_VECTOR(2**N-1 downto 0)
  begin
    tmp := CONV_STD_LOGIC_VECTOR(0, 2**N);
    tmp(CONV_INTEGER(a)) := '1';
    y <= tmp;
  end process;
end;
```

To 2\*\*N υποδεικνύει 2^N.

Η συνάρτηση CONV\_STD\_LOGIC\_VECTOR(0, 2\*\*N) παράγει ένα διάνυσμα STD\_LOGIC\_VECTOR μήκους  $2^N$  το οποίο περιέχει 0 σε όλες τις θέσεις. Για τη χρήση της απαιτείται η βιβλιοθήκη STD\_LOGIC\_ARITH. Η συγκεκριμένη συνάρτηση είναι χρήσιμη και σε άλλες παραμετροποιημένες λεπτομερίες, όπως flip-flop με δυνατότητα reset, τα οποία πρέπει να παράγουν σταθερές με παραμετροποιημένο το πλήθος των bit. Επειδή στην VHDL ο δείκτης που χρησιμοποιείται για τη δεικτοδότηση των bit πρέπει να είναι ακέραιος, η συνάρτηση CONV\_INTEGER χρησιμοποιείται για τη μετατροπή του από διάνυσμα STD\_LOGIC\_VECTOR σε ακέραιο.

Οι γλώσσες HDL παρέχουν επίσης μια εντολή generate, οι οποίες παράγουν μεταβλητή «ποσότητα» hardware ανάλογα με την τιμή μιας παραμέτρου. Η generate υποστηρίζει βρόχους for και εντολές if, μέσω των οποίων καθορίζεται το πλήθος και το είδος των μονάδων hardware που θα παραχθούν. Το Παράδειγμα A.42 επιδεικνύει τη χρήση εντολών generate για την παραγωγή μιας συνάρτησης AND N εισόδων από μια σειρά διαδοχικά συνδεδεμένων (cascade) πυλών AND 2 εισόδων.

Παράδειγμα A.42 Παραμετροποιημένη Πύλη AND N Εισόδων

**SystemVerilog**

```
module andN
  #(parameter width = 8)
  (input logic [width-1:0] a,
   output logic          y);

  genvar i;
  logic [width-1:1] x;

  generate
    for (i=1; i<width; i=i+1) begin:forloop
      if (i == 1)
        assign x[1] = a[0] & a[1];
      else
        assign x[i] = a[i] & x[i-1];
    end
  endgenerate
  assign y = x[width-1];
endmodule
```

Ο βρόχος της for επαναλαμβάνεται για  $i = 1, 2, \dots, width-1$  φορές, παράγοντας πολλές διαδοχικές πύλες AND. Η δήλωση begin σ' ένα βρόχο generate γιατί πρέπει να ακολουθείται από ένα χαρακτήρα : και μια αυθαίρετη επιλεγμένη επικέτα (forloop στο παράδειγμα). Φυσικά, το να γράψουμε assign y = &a θα ήταν πολύ πιο εύκολο!


**VHDL**

```
library IEEE; use IEEE.STD_LOGIC_1164.all;

entity andN is
  generic(width: integer := 8);
  port(a: in STD_LOGIC_VECTOR(width-1 downto 0);
       y: out STD_LOGIC);
end;

architecture synth of andN is
  signal x: STD_LOGIC_VECTOR(width-1 downto 1);
begin
  AllBits: for i in 1 to width-1 generate
    LowBit: if i = 1 generate
      A1: x(1) <= a(0) and a(1);
    end generate;
    OtherBits: if i /= 1 generate
      Ai: x(i) <= a(i) and x(i-1);
    end generate;
  end generate;
  y <= x(width-1);
end;
```

Η μεταβλητή i του βρόχου δεν χρειάζεται να δηλωθεί.



ΣΧΗΜΑ A.40 Η μονάδα andN.

Να χρησιμοποιείτε την εντολή generate με προσοχή: είναι πολύ εύκολο να παράγει κατά λάθος πολύ μεγάλες ποοότητες hardware!

**A.9 Μνήμη**

Μνήμες όπως οι RAM και ROM είναι απόλυτα μοντελοποιήσιμες σε μια HDL. Δυστυχώς, οι αποτελεσματικές κυκλωματικές υλοποιήσεις είναι τόσο εξειδικευμένες και εξαρτώμενες από την τεχνολογία κατασκευής, που τα περισσότερα εργαλεία δεν έχουν δυνατότητα άμεσης σύνθεσης των μνημών. Αντ' αυτού, μπορεί να χρησιμοποιείται κάποια ειδική εφαρμογή-γεννήτρια μνημών, ή βιβλιοθήκες μνημών: εναλλακτικά, η μνήμη μπορεί να σχεδιάζεται επί τούτου.

**A.9.1 RAM**

Το Παράδειγμα A.43 περιγράφει μια σύγχρονη, 64-λέξεων  $\times$  32-bit RAM μιας θύρας, με ξεχωριστούς διαύλους ανάγνωσης και εγγραφής δεδομένων. Όταν λαμβάνεται το σήμα επίτρεψης εγγραφής we, η επιλεγμένη διεύθυνση της RAM γράφεται με την din στην ανοδική ακμή του ρολογιού. Σε κάθε περίπτωση, η RAM διαβάζεται στην dout.



## Παράδειγμα A.43 RAM

## SystemVerilog

```
module ram #(parameter N = 6, M = 32)
    (input logic      clk,
     input logic      we,
     input logic [N-1:0] adr,
     input logic [M-1:0] din,
     output logic [M-1:0] dout);
    logic [M-1:0] mem[2**N-1:0];
    always @(posedge clk)
        if (we) mem[adr] <= din;
    assign dout = mem[adr];
endmodule
```


## VHDL

```
library IEEE; use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;

entity ram_array is
    generic(N: integer := 6; M: integer := 32);
    port(clk,
          we: in STD_LOGIC;
          adr: in STD_LOGIC_VECTOR(N-1 downto 0);
          din: in STD_LOGIC_VECTOR(M-1 downto 0);
          dout: out STD_LOGIC_VECTOR(M-1 downto 0));
end;

architecture synth of ram_array is
    type mem_array is array((2**N-1) downto 0)
        of STD_LOGIC_VECTOR(M-1 downto 0);
    signal mem: mem_array;
begin
    process(clk) begin
        if clk'event and clk = '1' then
            if we = '1' then
                mem(CONV_INTEGER(adr)) <= din;
            end if;
        end if;
    end process;

    dout <= mem(CONV_INTEGER(adr));
end;
```



ΣΧΗΜΑ A.41 Συνθετικά παραγόμενη μονάδα ram

Το Παράδειγμα A.44 δείχνει πώς μπορεί να τροποποιηθεί η RAM ώστε να έχει μόνο έναν, αμφίδρομο διαύλο δεδομένων. Αυτό μειώνει τον αριθμό των απαραίμενων αγωγών, αλλά απαιτεί την προσθήκη τρισταθών οδηγών και στα δύο άκρα του διαύλου. Συνήθως η διασύνδεση «από σημείο σε σημείο» προτιμάται έναντι των τρισταθών διαύλων σε υλοποιήσεις VLSI.

## Παράδειγμα A.44 RAM με Αμφίδρομο Διαύλο Δεδομένων

## SystemVerilog

```
module ram #(parameter N = 6, M = 32)
    (input logic      clk,
     input logic      we,
     input logic [N-1:0] adr,
     inout tri [M-1:0] data);
    logic [M-1:0] mem[2**N-1:0];
    always @(posedge clk)
        if (we) mem[adr] <= data;
    assign data = we ? 'z : mem[adr];
endmodule
```

## VHDL


```
library IEEE; use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;

entity ram_array is
    generic(N: integer := 6; M: integer := 32);
    port(clk,
          we: in STD_LOGIC;
          adr: in STD_LOGIC_VECTOR(N-1 downto 0);
          data: inout STD_LOGIC_VECTOR(M-1 downto 0));
end;

architecture synth of ram_array is
    type mem_array is array((2**N-1) downto 0)
        of STD_LOGIC_VECTOR(M-1 downto 0);
    signal mem: mem_array;
begin
    process(clk) begin
        if clk'event and clk = '1' then
            if we = '1' then
                mem(CONV_INTEGER(adr)) <= data;
            end if;
        end if;
    end process;

    data <= (OTHERS => 'Z') when we = '1'
        else mem(CONV_INTEGER(adr));
end;
```

Παρατηρήστε ότι η data δηλώνεται ως μια θύρα inout επειδή μπορεί να χρησιμοποιείται τόσο ως είσοδος όσο και ως έξοδος. Επίσης, το 'z είναι μια συντομογραφία που αναπαριστά το γέμισμα ενός διαύλου τυχαίου μήκους με τημές z.



ΣΧΗΜΑ A.42 Συνθετικά παραγόμενη μονάδα ram με αμφίδρομο διαύλο δεδομένων.

## A.9.2 Πολύθυρα Αρχεία Καταχωρητών

Ένα πολύθυρο αρχείο καταχωρητών (multiported register file) έχει πολλαπλές θύρες ανάγνωσης και/ή εγγραφής. Το Παράδειγμα A.45 περιγράφει ένα σύγχρονο αρχείο καταχωρητών με τρεις θύρες. Οι θύρες 1 και 2 είναι ανάγνωσης, ενώ η θύρα 3 είναι εγγραφής.

## Παράδειγμα A.45 Αρχείο Καταχωρητών με Τρεις Θύρες

## SystemVerilog

```

module ram3port #(parameter N = 6, M = 32)
  (input logic      clk,
   input logic      we3,
   input logic [N-1:0] a1, a2, a3,
   output logic [M-1:0] d1, d2,
   input logic [M-1:0] d3);

  logic [M-1:0] mem[2**N-1:0];
  always @(posedge clk)
    if (we3) mem[a3] <= d3;
  assign d1 = mem[a1];
  assign d2 = mem[a2];
endmodule

```

**VHDL**


```

library IEEE; use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;

entity ram3port is
  generic(N: integer := 6; M: integer := 32);
  port(clk,
        we3:      in STD_LOGIC;
        a1,a2,a3: in STD_LOGIC_VECTOR(N-1 downto 0);
        d1, d2:  out STD_LOGIC_VECTOR(M-1 downto 0);
        d3:      in STD_LOGIC_VECTOR(M-1 downto 0));
begin
  architecture synth of ram3port is
    type mem_array is array((2**N-1) downto 0)
      of STD_LOGIC_VECTOR(M-1 downto 0);
    signal mem: mem_array;
  begin
    process(clk) begin
      if clk'event and clk = '1' then
        if we3 = '1' then
          mem(CONV_INTEGER(a3)) <= d3;
        end if;
      end if;
    end process;

    d1 <= mem(CONV_INTEGER(a1));
    d2 <= mem(CONV_INTEGER(a2));
  end;

```



ΣΧΗΜΑ A.43 Αρχείο καταχωρητών με τρεις θύρες.

## A.9.3 ROM

Μια μνήμη μόνο-ανάγνωσης (ROM) μοντελοποιείται συνήθως με τη χρήση μιας εντολής case που περιλαμβάνει μία καταχώριση για κάθε λέξη. Το Παράδειγμα A.46 περιγράφει μια 4-λέξεων X 3-bit ROM. Συχνά, οι μνήμες ROM παράγονται συνθετικά, σε μπλοκ τωχαίας λογικής τα οποία εκτελούν την ισοδύναμη λειτουργία. Για μικρές ROM, αυτό μπορεί να είναι πιο αποτελεσματικό. Για μεγαλύτερες ROM, είναι συνήθως καλύτερο να χρησιμοποιείται μια γεννήτρια ROM ή κάποια βιβλιοθήκη. Στο Σχήμα A.27 απεικονίζεται το σχηματικό ενός αποκαλικοποιητή 7 ενδείξεων όλοπουημένον με μια ROM.

## Παράδειγμα A.46 ROM

## SystemVerilog

```

library IEEE; use IEEE.STD_LOGIC_1164.all;
entity rom is
  port(adr: in STD_LOGIC_VECTOR(1 downto 0);
       dout: out STD_LOGIC_VECTOR(2 downto 0));
end;
architecture synth of rom is
begin
  process(adr) begin
    case adr is
      when "00" => dout <= "011";
      when "01" => dout <= "110";
      when "10" => dout <= "100";
      when "11" => dout <= "010";
      when others => dout <= (OTHERS => 'X');
    end case;
  end process;
end;

```

## A.10 Προγράμματα Δοκιμής

Ένα testbench (πρόγραμμα ελέγχου/δοκιμής) είναι μια λειτουργική μονάδα HDL, η οποία χρησιμοποιείται για τη δοκιμή μιας άλλης λειτουργικής μονάδας, του αποκαλούμενου στοιχείου από έλεγχο/δοκιμή (device under test, DUT). Το testbench περιέχει εντολές οι οποίες εφαρμόζονται στο εισόδους στο DUT και, στην ιδιαίτερη περίπτωση, ελέγχουν ότι παράγονται οι σωστές έξοδοι. Τα μοτίβα εισόδων και επιθυμητών έξοδων αποκαλούνται διανύσματα ελέγχου (test vectors).

Ας εξετάσουμε τη δοκιμή της λειτουργικής μονάδας sillyfunction από την Ενότητα A.1.1, η οποία υπολογίζει τη συνάρτηση  $Y = \bar{A}\bar{B}\bar{C} + \bar{A}\bar{B}C + A\bar{B}C$ . Δεδομένου ότι πρόκειται για μια απλή λειτουργική μονάδα, μπορούμε να εκτελέσουμε εξαντλητικούς ελέγχους εφαρμόζοντας και τα οκτώ πιθανά διανύσματα ελέγχου.

Το Παράδειγμα A.47 επεικενύει ένα απλό testbench: δημιουργεί τρία υποδείγματα (instances) του DUT και κατόπιν εφαρμόζει τις εισόδους. Κλειδωμένες αναθέσεις και καθοστερήσεις χρησιμοποιούνται για την εφαρμογή των εισόδων με την κατάλληλη σειρά. Ο χρήστης πρέπει να εμφανίσει τα αποτελέσματα της προσομοίωσης και να επαληθεύσει, με οπτική εξέταση, ότι έχουν παραχθεί οι σωστές έξοδοι. Τα testbench προσομοιώνονται όπως και οι οποιαδήποτε άλλη λειτουργική μονάδα. Ωστόσο, δεν είναι συνθέσιμα.

## Παράδειγμα A.47 Testbench

## SystemVerilog

```
module testbench();
  logic a, b, c;
  logic y;

  // δημιουργία υποδείγματος για το DUT
  sillyfunction dut(a, b, c, y);

  // εφαρμογή εισόδων μία προς μία
  initial begin
    a = 0; b = 0; c = 0; #10;
    c = 1;           #10;
    b = 1; c = 0;   #10;
    c = 1;           #10;
    a = 1; b = 0; c = 0; #10;
    c = 1;           #10;
    b = 1; c = 0;   #10;
    c = 1;           #10;
  end
endmodule
```

Η εντολή `initial` εκτελεί τις εντολές που περιλαμβάνονται στον κορμό της, στην αρχή της προσωρινότητας. Σ' αυτή την περίπτωση, αρχικά εφαρμόζει το μοτίβο εισόδου 000 και αναμένει για 10 μονάδες χρόνου. Στη συνέχεια εφαρμόζει το 001 και αναμένει για 10 επιπλέον μονάδες χρόνου, κ.ο.κ., έως ότου εφαρμοστούν όλες οι δυνατές εισόδου. Εντολές `initial` θα πρέπει να χρησιμοποιούνται μόνο σε testbenches για σκοπούς προσωρινότητας – όχι σε λειτουργικές μονάδες που προστίζονται για σύνθεση σε πραγματικό hardware. Το hardware δεν διαθέτει κάποια μαγνήτικη ικανότητα να εκτελεί μια ακαλούθια ειδικών βημάτων κατά την εκκίνηση της λειτουργίας του.

## VHDL

```
library IEEE; use IEEE.STD_LOGIC_1164.all;

entity testbench1 is -- no inputs or outputs
end;

architecture sim of testbench1 is
  component sillyfunction
    port(a, b, c: in STD_LOGIC;
         y:        out STD_LOGIC);
  end component;
  signal a, b, c, y: STD_LOGIC;
begin
  -- δημιουργία υποδείγματος για το DUT
  dut: sillyfunction port map(a, b, c, y);

  -- εφαρμογή εισόδων μία προς μία
  process begin
    a <= '0'; b <= '0'; c <= '0'; wait for 10 ns;
    c <= '1';           wait for 10 ns;
    b <= '1'; c <= '0'; wait for 10 ns;
    c <= '1';           wait for 10 ns;
    a <= '1'; b <= '0'; c <= '0'; wait for 10 ns;
    c <= '1';           wait for 10 ns;
    b <= '1'; c <= '0'; wait for 10 ns;
    c <= '1';           wait for 10 ns;
    wait; -- αναμονή επ' άπειρον
  end process;
end;
```

Η εντολή `process` εφαρμόζει κατ' αρχήν το μοτίβο εισόδου 000 και αναμένει για 10 ns. Στη συνέχεια εφαρμόζει το μοτίβο 001 και αναμένει για 10 επιπλέον ns, κ.ο.κ., έως ότου εφαρμοστούν όλες οι (οκτώ) πιθανές εισόδου.

Στο τέλος, η διαδικασία αναμένει επ' αριστον: διαφορετικά, θα ξεκινώσει και πάλι από την αρχή, εφαρμόζοντας κατ' επανάληψη τα διανύσματα ελέγχου.

Ο χειροκίνητος έλεγχος της ορθότητας των εξόδων είναι κουραστικός και επιρρεπής σε λάθη. Επιπλέον, το να εξακριβώσετε ποιες είναι οι ωστές εξόδου είναι πολύ ευκολότερο όταν το σχέδιο είναι ακόμα φρέσκο στο μιαλό σας: εάν κάνετε δευτερεύουσας σημασίας αλλαγές και χρειαστεί να επαναλάβετε τον έλεγχο μερικές εβδομάδες αργότερα, το να εξακριβώσετε ποιες είναι οι ωστές εξόδου γίνεται κουραστικό. Μια πολύ καλύτερη προσέγγιση είναι να γράψετε ένα πρόγραμμα testbench με δυνατότητα αυτο-ελέγχου, όπως δείχνει το Παράδειγμα A.48.

## Παράδειγμα A.48 Πρόγραμμα Testbench με Δυνατότητα Auto-Ελέγχου

## SystemVerilog

```
library IEEE; use IEEE.STD_LOGIC_1164.all;

entity testbench2 is -- no inputs or outputs
end;

architecture sim of testbench2 is
  component sillyfunction
    port(a, b, c: in STD_LOGIC;
         y:        out STD_LOGIC);
  end component;
  signal a, b, c, y: STD_LOGIC;
begin
  -- instantiate device under test
  dut: sillyfunction port map(a, b, c, y);

  -- apply inputs one at a time
  -- checking results

  initial begin
    a = 0; b = 0; c = 0; #10;
    assert (y === 1) else $error("000 failed.");
    c = 1;           #10;
    assert (y === 0) else $error("001 failed.");
    b = 1; c = 0;   #10;
    assert (y === 0) else $error("010 failed.");
    c = 1;           #10;
    assert (y === 0) else $error("011 failed.");
    a = 1; b = 0; c = 0; #10;
    assert (y === 1) else $error("100 failed.");
    c = 1;           #10;
    assert (y === 1) else $error("101 failed.");
    b = 1; c = 0;   #10;
    assert (y === 0) else $error("110 failed.");
    c = 1;           #10;
    assert (y === 0) else $error("111 failed.");
  end
endmodule
```

Η εντολή `assert` της SystemVerilog ελέγχει εάν μια καθορισθείσα συνθήκη είναι αληθής (true). Εάν όχι, εκτελεί την `else`. Ο όρος `$error` στη `else` εκτυπώνει ένα μήνυμα σφάλματος, το οποίο περιγράφει το πρόβλημα. Η `assert` αγνοείται κατά τη σύνθεση.

Στην SystemVerilog, η σύγκριση με χρήση των τελεστών `==` ή `!=` υποδικεύει εσφαλμένα ισότητα εάν ένας από τους τελεστέους είναι `x` ή `z`. Αντ' αυτών θα πρέπει να χρησιμοποιούνται οι τελεστές `==` και `!=` σε testbenches, επειδή δουλεύουν σωστά με τα σήματα `x` και `z`.

## VHDL

```
library IEEE; use IEEE.STD_LOGIC_1164.all;

entity testbench2 is -- no inputs or outputs
end;

architecture sim of testbench2 is
  component sillyfunction
    port(a, b, c: in STD_LOGIC;
         y:        out STD_LOGIC);
  end component;
  signal a, b, c, y: STD_LOGIC;
begin
  -- instantiate device under test
  dut: sillyfunction port map(a, b, c, y);

  -- apply inputs one at a time
  -- checking results
  process begin
    a <= '0'; b <= '0'; c <= '0'; wait for 10 ns;
    assert y = '1' report "000 failed.";
    c <= '1';           wait for 10 ns;
    assert y = '0' report "001 failed.";
    b <= '1'; c <= '0'; wait for 10 ns;
    assert y = '0' report "010 failed.";
    c <= '1';           wait for 10 ns;
    assert y = '0' report "011 failed.";
    a <= '1'; b <= '0'; c <= '0'; wait for 10 ns;
    assert y = '1' report "100 failed.";
    c <= '1';           wait for 10 ns;
    assert y = '1' report "101 failed.";
    b <= '1'; c <= '0'; wait for 10 ns;
    assert y = '0' report "110 failed.";
    c <= '1';           wait for 10 ns;
    assert y = '0' report "111 failed.";
  end process;
end;
```

Η εντολή `assert` ελέγχει μια συνθήκη και εκτυπώνει το μήνυμα που δίνεται στον όρο `report` εάν η συνθήκη δεν ικανοποιείται. Η `assert` αγνοείται κατά τη σύνθεση.

Η συγγραφή κώδικα για κάθε διάνυσμα ελέγχου είναι επίσης κουραστική υπόθεση, ιδιαίτερα για λειτουργικές μονάδες που απαιτούν μεγάλο αριθμό διανυσμάτων. Μια καλύτερη προσέγγιση είναι να τοποθετείτε τα διανύσματα ελέγχου σ' ένα ξεχωριστό αρχείο. Το testbench διαβάζει απλώς τα διανύσματα ελέγχου, εφαρμόζει τα διάνυσμα εισόδου, περιμένει, ελέγχει ότι οι τιμές εξόδου ταιριάζουν με το διάνυσμα εξόδου και επαναλαμβάνει τη διαδικασία έως ότου να φτάσει στο τέλος του αρχείου.

Το Παράδειγμα A.49 επιδεικνύει ένα τέτοιο πρόγραμμα testbench. Το πρόγραμμα παράγει ένα σήμα πολογιστού χρησιμοποιώντας μια εντολή `always/process` χωρίς λίστα διεγέρεσον, έτσι ώστε να αποτιμάται σε διαρκή επανάληψη. Στην αρχή της προσωρινότητας, το πρόγραμμα διαβάζει τα διανύσματα ελέγχου

από ένα αρχείο και δίνει σήμα reset για δύο κύκλους. Το example.tv είναι ένα αρχείο κειμένου, το οποίο περιέχει τις εισόδους και τις αναμενόμενες εξόδους σε διαδικτή μορφή:

```
000_1
001_0
010_0
011_0
100_1
101_1
110_0
111_0
```

Νέες εισόδοι εφαρμόζονται στην ανοδική ακρή του ρολογιού και η έξοδος ελέγχεται στην καθοδική ακρή του ρολογιού. Αυτό το σήμα ρολογιού (και το reset) θα έπρεπε επίσης να παρέχονται στη μονάδα DUT, εάν η υπό έλεγχο μονάδα χρησιμοποιεί ακολουθιακή λογική. Τα σφάλματα αναφέρονται τη στιγμή που συμβαίνουν. Στο τέλος της προσομοίωσης, το πρόγραμμα testbench εκτυπώνει το συνολικό αριθμό διανύσμάτων ελέγχου που εφαρμόστηκαν και το πλήθος των σφαλμάτων που ανιχνεύτηκαν.

Το συγκεκριμένο testbench είναι υπερβολικό για ένα τόσο απλό κύκλωμα. Ωστόσο, μπορεί εύκολα να τροποποιηθεί ώστε να ελέγχει πολυπλοκότερα κυκλώματα, αλλάζοντας κατάλληλα το αρχείο example.tv, δημιουργώντας το υπόδειγμα για τη νέα μονάδα DUT και προσαρμόζοντας μερικές γραμμές κόδικα για τον ορισμό των εισόδων και των έλεγχο των εξόδων.

#### Παράδειγμα A.49 Πρόγραμμα Testbench με Δυνατότητα Αυτο-Ελέγχου

##### SystemVerilog

```
module testbench3();
    logic        clk, reset;
    logic [3:0]   a, b, c, yexpected;
    logic        y;
    logic [31:0]  vectornum, errors;
    logic [3:0]  testvectors[10000:0];

    // instantiate device under test
    sillyfunction dut(a, b, c, y);

    // generate clock
    always
    begin
        clk = 1; #5; clk = 0; #5;
    end

    // at start of test, load vectors
    // and pulse reset
    initial
    begin
        $readmem("example.tv", testvectors);
        vectornum = 0; errors = 0;
        reset = 1; #27; reset = 0;
    end

    // apply test vectors on rising edge of clk
    always @(posedge clk)
    begin
        #1; {a, b, c, yexpected} =
            testvectors[vectornum];
    end
endmodule
```

##### VHDL

```
library IEEE; use IEEE.STD_LOGIC_1164.all;
use STD.TEXTIO.all;

entity testbench3 is -- no inputs or outputs
end;

architecture sim of testbench3 is
    component sillyfunction
        port(a, b, c: in STD_LOGIC;
             y:          out STD_LOGIC);
    end component;
    signal a, b, c, y: STD_LOGIC;
    signal clk, reset: STD_LOGIC;
    signal yexpected: STD_LOGIC;
    constant MEMSIZE: integer := 10000;
    type tvarray is array(MEMSIZE downto 0) of
        STD_LOGIC_VECTOR(3 downto 0);
    signal testvectors: tvarray;
    shared variable vectornum, errors: integer;
begin
    -- instantiate device under test
    dut: sillyfunction port map(a, b, c, y);

    -- generate clock
    process begin
        clk <= '1'; wait for 5 ns;
        clk <= '0'; wait for 5 ns;
    end process;

    -- at start of test, load vectors
    -- and pulse reset
end;
```

##### SystemVerilog (συνέχεια)

```
// check results on falling edge of clk
always @ (negedge clk)
    if (~reset) begin // skip during reset
        if (y != yexpected) begin
            $display("Error: inputs = %b, {a, b, c}");
            $display("   outputs = %b (%b expected)",
                     y, yexpected);
            errors = errors + 1;
        end
        vectornum = vectornum + 1;
    if (testvectors[vectornum] === 'bx') begin
        $display("%d tests completed with %d",
                 errors, vectornum, errors);
        $finish;
    end
end
endmodule
```

Η \$readmem διαβάζει ένα αρχείο διαδικών αριθμών σε μια διάταξη (array). Η \$readmem είναι παρόμοια, αλλά διαβάζει ένα αρχείο δεκαεξαδικών αριθμών.

Το επόμενο μπλοκ κώδικα αναμένει για μία μονάδα χρόνου μετά από την ανοδική ακρή του ρολογίου (για την αποφυγή ενδεχόμενων μπερδεμάτων σε περίπτωση που αλλάζουν ταυτόχρονα το ρολόι και τα δεδομένα), και κατόπιν ορίζει τις τρεις εισόδους και την αναμενόμενη έξοδο βάσει των 4 bits του τρέχοντος διανύσματος ελέγχου.

Η \$display εκτελεί μια εργασία σε επίπεδο συστήματος, για την εκτύπωση του παραθύρου του προσομοιωτή. Η \$finish τερματίζει την προσομοίωση.

Σημειώστε ότι αν και η λειτουργική μονάδα της SystemVerilog υποστηρίζει έως 10001 διανύσματα ελέγχου, θα τερματίσει την προσομοίωση αφού εκτελεστούν τα 8 διανύσματα που περιέχει το αρχείο.

Για περισσότερες πληροφορίες σχετικά με τα προγράμματα testbench και τις διαδικασίες επαλήθευσης με την SystemVerilog, συμβουλεύτε το [Bergeron05].

##### VHDL (συνέχεια)

```
process is
    file tv: TEXT;
    variable i, j: integer;
    variable L: line;
    variable ch: character;
begin
    -- read file of test vectors
    i := 0;
    FILE_OPEN(tv, "example.tv", READ_MODE);
    while not endfile(tv) loop
        readline(tv, L);
        for j in 0 to 3 loop
            read(L, ch);
            if (ch = '_') then read(L, ch);
            end if;
            if (ch = '0') then
                testvectors(i)(j) <= '0';
            else
                testvectors(i)(j) <= '1';
            end if;
        end loop;
        i := i + 1;
    end loop;

    vectornum := 0; errors := 0;
    reset <= '1'; wait for 27 ns; reset <= '0';
    wait;
end process;

-- apply test vectors on rising edge of clk
process (clk) begin
    if (clk'event and clk = '1') then
        a <= testvectors(vectornum)(0) after 1 ns;
        b <= testvectors(vectornum)(1) after 1 ns;
        c <= testvectors(vectornum)(2) after 1 ns;
        yexpected <= testvectors(vectornum)(3)
        after 1 ns;
    end if;
end process;

-- check results on falling edge of clk
process (clk) begin
    if (clk'event and clk = '0' and reset = '0') then
        assert y = yexpected
            report "Error: y = " & STD_LOGIC'image(y);
        if (y /= yexpected) then
            errors := errors + 1;
        end if;
        vectornum := vectornum + 1;
    if (is_x(testvectors(vectornum))) then
        if (errors = 0) then
            report "Just kidding -- " &
                integer'image(vectornum) &
                " tests completed successfully."
                severity failure;
    end if;
end process;
```

(συνεχίζεται)

#### Παράδειγμα A.49 Πρόγραμμα Testbench με Αρχείο Διανυσμάτων Ελέγχου (συνέχεια)

VHDL (συνέχεια)

```

else
    report integer'image(vectornum) &
        " tests completed, errors = " &
        integer'image(errors)
        severity failure;
end if;
end if;
end if;
end process;
end;

```

Ο VHDL κώδικας είναι μάλλον άκομψος και χρησιμοποιεί εντολές ανάγνωσης αρχείων των οποίων η παρουσίαση υπερβαίνει τα όρια του παρόντος παραρτήματος. Παρά ταύτα, δίνει μια καλή αισθηση του πώς δείχνει ένα πρόγραμμα testbench με δυνατότητα αυτο-έλεγχου.

#### A.11 Περιγραφές Netlist της SystemVerilog

Όπως αναφέρεμε στην Ενότητα 1.8.4, η Verilog παρέχει πρωταρχικές οντότητες (primitives) σε επίειδο τρανσίστορ και σε επίειδο πολών, οι οποίες είναι χρήσιμες για την περιγραφή των netlist. Η VHDL δεν διαθέτει ανάλογες δυνατότητες.

Στις πρωταρχικές πόλες περιλαμβάνονται οι not, and, or, xor, nand, nor και xnor. Η έξοδος δηλώνεται πρώτη και μπορούν να ακολουθούν πολλαπλές είσοδοι. Για παράδειγμα, μια πόλη AND 4 εισόδων υποονται να καθορίζεται ως

and q1(y, a, b, c, d)

Στα πρωταρχικά τρανζίστορ περιλαμβάνονται τα **tranif1**, **tranif0**, **rtranif1** και **rtranif0**. Το **tranif1** είναι nMOS (δηλαδή, ένα τρανζίστορ που άγει όταν η πόλη είναι '1'), ενώ το **tranif0** είναι pMOS. Τα **rtranif** είναι αυτικά τρανζίστορ δηλαδή, ασθενή τρανζίστορ στα οποία μπορεί να υπερισχύσει ένας ισχυρότερος οδηγός. Οι λογικές τιμές 0 και 1 (GND και  $V_{DD}$ ) καθορίζονται με τους τύπους **supr0** και **supr1y1**. Για παράδειγμα, μια ψευδο-nMOS πόλη NOR του Σχήματος A.44 με ασθενής δίκτυο οδήγησης πάνω μεταπολεούται με τρία τρανζίστορ. Σημειώστε ότι το γράμμα να δηλωθεί ως δίκτυο trί, επειδή θα μπορούσε να οδηγείται από πολλαπλά τρανζίστορ.

```

module nor_pseudonmos(input logic a, b,
                      output tri y);

  supply0 gnd;
  supply1 vdd;

  tranif1 n1(y, gnd, a);
  tranif1 n2(y, gnd, b);
  rtranif0 p1(y, vdd, gnd);

endmodule

```

Η μοντελοποίηση ενός μανδαλωτή στην Verilog απαιτεί ιδιαίτερη προοχή, επειδή το μονοπάτι ανάδρασης είναι ON την ίδια στιγμή που το μονοπάτι πρόσθιας τροφοδότησης είναι OFF, καθώς ο μανδαλωτής γίνεται αδιαφανής. Ανάλογα με τις συνθήκες ανταγωνισμού, υπάρχει κίνδυνος ο κόμβος κατάστασης να μείνει αιτωρόβιμος ή να αντιμετωπίσει συνθήκες διάσημαχης. Για την λύση αυτού του ποιολημάτος, ο κόμβος κατάστασης μοντελοποιείται ως *trireg* (έτσι ώστε να μην μείνει αιτωρό-

ασθενές  
P1

## **ΣΧΗΜΑ A.44**

Ψευδο-nMOS πύλη  
NOR

μενος) και τα τρανζίστορ ανάδρασης μοντελοποιούνται ως ασθενή (έτοι ώστε να μην προκαλούν συνθήκες διαμάχης). Οι άλλοι κόμβοι είναι δικτύα τρί τρεις διεπιδή μπορούν να οδηγούνται από πολλαπλά τρανζίστορ. Το Σχήμα Α.45 επανασχεδίαζε το μανδολάτη του Σχήματος 10.17(τ) σε επιπλέον τρανζίστορ και επισημαίνει τα ασθενή τρανζίστορ και τον κόμβο κατάστασης.

```
module latch(input logic ph, phb, d,  
            output tri q);
```

```
trireg x;
```

```
tri      xb, nn  
supply0 gnd;  
supply1 vdd;
```

```

// input stage
tranifl n1(nn12, gnd, d)
tranifl n2(x, nn12, ph);
tranif0 p1(pp12, vdd, d)
tranif0 p2(x, pp12, phb)

```

```
// output inverter  
tranif1 n3(q, gnd, x);  
tranif0 p3(q, vdd, x);
```

```
// xb inverter  
tranif1 n4(xb, gnd, x)  
tranif0 p4(xb, vdd, x)
```


```

// feedback tristate
tranifl n5(nn56, gnd, xb);
rtranifl n6(x, nn56, phb);
tranif0 p5(pp56, vdd, xb);
rtranif0 p6(x, pp56, ph);
endmodule

```

Τα περισσότερα εργαλεία σύνθεσης εκτελούν αντιστοίχιο μόνο σε πύλες, όχι σε τρανζίστορ, οπότε τα πρωταργικά τρανζίστορ είναι μόνο για σκοπούς προσομοίωσης.

Τα *tranis* είναι στοιχεία δύο κατεύθυνσεων: δηλαδή, η πηγή και η υποδοχή είναι συμμετρικές. Η Verilog υποστηρίζει επίσης μονοκατευθυντικά πρωταρχικά τρανζίστορ πτυούς και πτυούς, τα οποία επιτρέπουν ότι ένα σήμα να ρέει μόνο από τον ακροδέκτη εισόδου στον ακροδέκτη εξόδου. Επειδή τα πραγματικά τρανζίστορ είναι εκ φύσεως δύο κατεύθυνσεων, τα μονοκατευθυντικά μοντέλα μπορεί να οδηγήσουν σε περιπτώσεις όπου η προσομοίωση δεν καταφέρει να εντοπίσει οφάλματα που αποτελούνται από πλήρως σε πραγματικό hardware. Άλλοι αυτού, τα πρωταρχικά στοιχεία *tranis* προτιμώνται για την προσομοίωση.



#### **ΣΧΗΜΑ A.45** Ο μανδαλωτής.

#### A.12 Παράδειγμα: Ο Επεξεργαστής MIPS

Σαν ένα πο ρεαλιστικό παράδειγμα σχεδίασης με χρήση HDL, σ' αυτή την ενότητα θα παρουσιάσουμε τον κώδικα και το πρόγραμμα testbench για τον επεξέργαστη MIPS που περιγράφαμε στο Κεφάλαιο 1. Το παράδειγμα χειρίζεται μόνο τις εντολές LB, SB, ADD, SUB, AND, OR, SLT, BEQ και J. Χρησιμοποιεί μια 8-bit μνάδα επεξέργασίας δεδομένων και μόνο οκτώ καταχωρητές. Επειδή οι εντολές έχουν εύρος 32 bits, φορτώνονται σε τέσσερις διαδοχικούς κύκλους προσκόμισης, μέσα σε νέους 8-bit μονοπάτιο, σε εξατερική μνήμη.

### A.12.1 Το Πρόγραμμα Testbench

Το πρόγραμμα testbench αρχικοποιεί μια μνήμη των 256 bytes με εντολές και δεδομένα από ένα αρχείο κειμένου. Ο κώδικας ελέγχει κάθε μία από τις εντολές. Στη συνέχεια παρουσιάζονται το αρχείο mipsest.asm (ο assembly) και το αρχείο κειμένου memfile.dat. Το πρόγραμμα testbench τρέχει έως ότου παρατηρήσει μια εγγραφή στη μνήμη. Εάν γραφει η τιμή 7 στη διεύθυνση 76, ο κώδικας πιθανώς έτρεξε σωστά. Εάν όλα πάνε καλά, το testbench θα πρέπει να χρειαστεί 100 κύκλους (1000 ns) για να τρέξει.

```
# mipsest.asm
# 9/16/03 David Harris David_Harris@hmc.edu
#
# Test MIPS instructions. Assumes little-endian memory was
# initialized as:
# word 16: 3
# word 17: 5
# word 18: 12

main:    #Assembly Code      effect          Machine Code
        lb $2, 68($0)      # initialize $2 = 5      80020044
        lb $7, 64($0)      # initialize $7 = 3      80070040
        lb $3, 69($7)      # initialize $3 = 12     80e30045
        or $4, $7, $2      # $4 <= 3 or 5 = 7      00e22025
        and $5, $3, $4     # $5 <= 12 and 7 = 4      00642824
        add $5, $5, $4     # $5 <= 4 + 7 = 11     00a42820
        beg $5, $7, end    # shouldn't be taken   10a70008
        slt $6, $3, $4     # $6 <= 12 < 7 = 0      0064302a
        beg $6, $0, around  # should be taken       10c00001
        lb $5, 0($0)       # shouldn't happen      80050000
around:   silt $6, $7, $2   # $6 <= 3 < 5 = 1      00e2302a
        add $7, $6, $5     # $7 <= 1 + 11 = 12     00c53820
        sub $7, $7, $2     # $7 <= 12 - 5 = 7      00e23822
        j end              # should be taken       0800000f
        lb $7, 0($0)       # shouldn't happen      80070000
end:      sb $7, 71($2)    # write adr 76 <= 7      a0470047
        .dw 3
        .dw 5
        .dw 12

memfile.dat
80020044
80070040
80e30045
00e22025
00642824
00a42820
10a70008
0064302a
10c00001
80050000
00e2302a
00c53820
00e23822
0800000f
80070000
a0470047
00000003
00000005
0000000c
```

### A.12.2 SystemVerilog

```
-----
// mips.sv
// Max Yi (byyi@hmc.edu) and
// David_Harris@hmc.edu 12/9/03
// Changes 7/3/07 DMH
// Updated to SystemVerilog
// fixed memory endian bug
//
// Model of subset of MIPS processor from Ch 1
// note that no sign extension is done because
// width is only 8 bits
//-----

// states and instructions

typedef enum logic [3:0]
{FETCH1 = 4'b0000, FETCH2, FETCH3, FETCH4,
 DECODE, MEMADR, LBRD, LBWR, SBWR,
 RTYPEEX, RTYPEWR, BEQEX, JEX} statetype;
typedef enum logic [5:0] {LB = 6'b100000,
 SB = 6'b101000,
 RTYPE = 6'b000000,
 BEQ = 6'b000100,
 J = 6'b000010} opcode;
typedef enum logic [5:0] {ADD = 6'b100000,
 SUB = 6'b100010,
 AND = 6'b100100,
 OR = 6'b100101,
 SLT = 6'b101010} functcode;

// testbench
module testbench #(parameter WIDTH = 8, REGBITS = 3)();
    logic           clk;
    logic           reset;
    logic           memread, memwrite;
    logic [WIDTH-1:0] adr, writedata;
    logic [WIDTH-1:0] memdata;

    // instantiate devices to be tested
    mips #(WIDTH,REGBITS) dut(clk, reset, memdata, memread,
                               memwrite, adr, writedata);

    // external memory for code and data
    exmemory #(WIDTH) exmem(clk, memwrite, adr, writedata, memdata);

    // initialize test
    initial
    begin
        reset <= 1; # 22; reset <= 0;
    end

    // generate clock to sequence tests
    always
    begin
        clk <= 1; # 5; clk <= 0; # 5;
    end

```

```

always @(negedge clk)
begin
  if(memwrite)
    assert(adr == 76 & writedata == 7)
      $display("Simulation completely successful");
    else $error("Simulation failed");
  end
endmodule

// external memory accessed by MIPS
module exmmemory #(parameter WIDTH = 8)
  (input logic          clk,
   input logic          memwrite,
   input logic [WIDTH-1:0] adr, writedata,
   output logic [WIDTH-1:0] memdata);

  logic [31:0]      mem [2**(WIDTH-2)-1:0];
  logic [31:0]      word;
  logic [1:0]       bytesel;
  logic [WIDTH-2:0] wordadr;

  initial
    $readmemh("memfile.dat", mem);

  assign bytesel = adr[1:0];
  assign wordadr = adr[WIDTH-1:2];

  // read and write bytes from 32-bit word
  always @(posedge clk)
    if(memwrite)
      case (bytesel)
        2'b00: mem[wordadr][7:0]  <= writedata;
        2'b01: mem[wordadr][15:8] <= writedata;
        2'b10: mem[wordadr][23:16] <= writedata;
        2'b11: mem[wordadr][31:24] <= writedata;
      endcase

      assign word = mem[wordadr];
      always_comb
        case (bytesel)
          2'b00: memdata = word[7:0];
          2'b01: memdata = word[15:8];
          2'b10: memdata = word[23:16];
          2'b11: memdata = word[31:24];
        endcase
    endmodule

  // simplified MIPS processor
  module mips #(parameter WIDTH = 8, REGBITS = 3)
    (input logic          clk, reset,
     input logic [WIDTH-1:0] memdata,
     output logic          memread, memwrite,
     output logic [WIDTH-1:0] adr, writedata);

  logic [31:0] instr;
  logic      zero, alusrca, memtoreg, iord, pcen,
             regwrite, regdst;
  logic [1:0]  psrc, alusrcb;
  logic [3:0]  irwrite;

```

```

logic [2:0]  alucontrol;
logic [5:0]  op, funct;

assign op = instr[31:26];
assign funct = instr[5:0];

controller cont(clk, reset, op, funct, zero, memread, memwrite,
                 alusrca, memtoreg, iord, pcen, regwrite, regdst,
                 psrc, alusrcb, alucontrol, irwrite);
datapath   #(WIDTH, REGBITS)
dp(clk, reset, memdata, alusrca, memtoreg, iord, pcen,
   regwrite, regdst, psrc, alusrcb, irwrite, alucontrol,
   zero, instr, adr, writedata);
endmodule

module controller(input logic clk, reset,
                  input logic [5:0] op, funct,
                  input logic      zero,
                  output logic     memread, memwrite, alusrca,
                  output logic     memtoreg, iord, pcen,
                  output logic     regwrite, regdst,
                  output logic [1:0] psrc, alusrcb,
                  output logic [2:0] alucontrol,
                  output logic [3:0] irwrite);

statetype state;
logic      pcwrite, branch;
logic [1:0] aluop;

// control FSM
statelogic statelog(clk, reset, op, state);
outputlogic outputlog(state, memread, memwrite, alusrca,
                      memtoreg, iord,
                      regwrite, regdst, psrc, alusrcb, irwrite,
                      pcwrite, branch, aluop);

// other control decoding
aludec ac(aluop, funct, alucontrol

// program counter enable
assign pcen = pcwrite | (branch & zero);
endmodule

module statelogic(input logic      clk, reset,
                  input logic [5:0] op,
                  output statetype state);

statetype nextstate;

always_ff @(posedge clk)
  if (reset) state <= FETCH1;
  else       state <= nextstate;

always_comb
begin
  case (state)
    FETCH1: nextstate = FETCH2;
    FETCH2: nextstate = FETCH3;
    FETCH3: nextstate = FETCH4;
  endcase
end

```

```

FETCH4: nextstate = DECODE;
DECODE: case(op)
    LB:   nextstate = MEMADR;
    SB:   nextstate = MEMADR;
    RTYPE: nextstate = RTYPEEX;
    BEQ:  nextstate = BEQEX;
    J:    nextstate = JEX;
    default: nextstate = FETCH1;
        // should never happen
endcase
MEMADR: case(op)
    LB:   nextstate = LBRD;
    SB:   nextstate = SBWR;
    default: nextstate = FETCH1;
        // should never happen
endcase
LBRD: nextstate = LBWR;
LBWR: nextstate = FETCH1;
SBWR: nextstate = FETCH1;
RTYPEEX: nextstate = RTYPEWR;
RTYPEWR: nextstate = FETCH1;
BEQEX:  nextstate = FETCH1;
JEX:   nextstate = FETCH1;
default: nextstate = FETCH1;
        // should never happen
endcase
end
endmodule

module outputlogic(input statetype state,
                    output logic      memread, memwrite, alusrc,
                    output logic      memtoreg, iord,
                    output logic      regwrite, regdst,
                    output logic [1:0] pcsrc, alusrcb,
                    output logic [3:0] irwrite,
                    output logic      pcwrite, branch,
                    output logic [1:0] aluop);

always_comb
begin
    // set all outputs to zero, then
    // conditionally assert just the appropriate ones
    irwrite = 4'b0000;
    pcwrite = 0; branch = 0;
    regwrite = 0; regdst = 0;
    memread = 0; memwrite = 0;
    alusrc = 0; alusrcb = 2'b00; aluop = 2'b00;
    pcsrc = 2'b00;
    iord = 0; memtoreg = 0;

    case (state)
        FETCH1:
            begin
                memread = 1;
                irwrite = 4'b0001;
                alusrcb = 2'b01;
                pcwrite = 1;
            end
    end
end

```

```

FETCH2:
begin
    memread = 1;
    irwrite = 4'b0010;
    alusrcb = 2'b01;
    pcwrite = 1;
end
FETCH3:
begin
    memread = 1;
    irwrite = 4'b0100;
    alusrcb = 2'b01;
    pcwrite = 1;
end
FETCH4:
begin
    memread = 1;
    irwrite = 4'b1000;
    alusrcb = 2'b01;
    pcwrite = 1;
end
DECODE: alusrcb = 2'b11;
MEMADR:
begin
    alusrc = 1;
    alusrcb = 2'b10;
end
LBRD:
begin
    memread = 1;
    iord = 1;
end
LBWR:
begin
    regwrite = 1;
    memtoreg = 1;
end
SBWR:
begin
    memwrite = 1;
    iord = 1;
end
RTYPEEX:
begin
    alusrc = 1;
    aluop = 2'b10;
end
RTYPEWR:
begin
    regdst = 1;
    regwrite = 1;
end
BEQEX:
begin
    alusrc = 1;
    aluop = 2'b01;
    branch = 1;
    pcsrc = 2'b01;
end

```

```

JEX:
begin
    pcwrite = 1;
    psrc   = 2'b10;
end
endcase
end
endmodule

module aludec(input logic [1:0] aluop,
               input logic [5:0] funct,
               output logic [2:0] alucontrol);

    always_comb
    case (aluop)
        2'b00: alucontrol = 3'b010; // add for lb/sb/addi
        2'b01: alucontrol = 3'b110; // subtract (for beq)
        default: case(funct)      // R-Type instructions
            ADD: alucontrol = 3'b010;
            SUB: alucontrol = 3'b110;
            AND: alucontrol = 3'b000;
            OR:  alucontrol = 3'b001;
            SLT: alucontrol = 3'b111;
            default: alucontrol = 3'b101;
                // should never happen
    endcase
endcase
endmodule

module datapath #(parameter WIDTH = 8, REGBITS = 3)
    (input logic          clk, reset,
     input logic [WIDTH-1:0] memdata,
     input logic           alusrca, memtoreg, iord,
     input logic           pcen, regwrite, regdst,
     input logic [1:0]      psrc, alusrcb,
     input logic [3:0]      irwrite,
     input logic [2:0]      alucontrol,
     output logic          zero,
     output logic [31:0]    instr,
     output logic [WIDTH-1:0] adr, writedata);

    logic [REGBITS-1:0] ral, ra2, wa;
    logic [WIDTH-1:0]   pc, nextpc, data, rd1, rd2, wd, a, srca,
                       srcb, aluresult, aluout, immx4;

    logic [WIDTH-1:0] CONST_ZERO = 0;
    logic [WIDTH-1:0] CONST_ONE = 1;

    // shift left immediate field by 2
    assign immx4 = {instr[WIDTH-3:0], 2'b00};

    // register file address fields
    assign ral = instr[REGBITS+20:21];
    assign ra2 = instr[REGBITS+15:16];
    mux2    #(REGBITS) regmux(instr[REGBITS+15:16],
                           instr[REGBITS+10:11], regdst, wa);

    // independent of bit width,
    // load instruction into four 8-bit registers over four cycles

```

```

fopen   #(8)    ir0(clk, irwrite[0], memdata[7:0], instr[7:0]);
fopen   #(8)    ir1(clk, irwrite[1], memdata[7:0], instr[15:8]);
fopen   #(8)    ir2(clk, irwrite[2], memdata[7:0], instr[23:16]);
fopen   #(8)    ir3(clk, irwrite[3], memdata[7:0], instr[31:24]);

// datapath
fopenr  #(WIDTH) pcreg(clk, reset, pcen, nextpc, pc);
flop    #(WIDTH) datareg(clk, memdata, data);
flop    #(WIDTH) areg(clk, rdl, a);
flop    #(WIDTH) wrdreg(clk, rd2, writedata);
flop    #(WIDTH) resreg(clk, alurest, aluout);
mux2   #(WIDTH) adr mux(pc, aluout, iord, adr);
mux2   #(WIDTH) srcl mux(pc, a, alusrca, srca);
mux4   #(WIDTH) src2 mux(writedata, CONST_ONE, instr[WIDTH-1:0],
                      immx4, alusrcb, srcb);
mux3   #(WIDTH) pcmux(aluresult, aluout, immx4,
                     psrc, nextpc);
mux2   #(WIDTH) wdmux(aluout, data, memtoreg, wd);
regfile #(WIDTH, REGBITS) rf(clk, regwrite, ral, ra2,
                            wa, wd, rdl, rd2);
alu    #(WIDTH) alunit(srca, srcb, alucontrol, aluresult, zero);
endmodule

module alu #(parameter WIDTH = 8)
    (input logic [WIDTH-1:0] a, b,
     input logic [2:0]       alucontrol,
     output logic [WIDTH-1:0] result,
     output logic             zero);

    logic [WIDTH-1:0] b2, andresult, orresult,
                     sumresult, sltresult;

    andN   andblock(a, b, andresult);
    orN   orblock(a, b, orresult);
    condinv binv(b, alucontrol[2], b2);
    adder addblock(a, b2, alucontrol[2], sumresult);
    // slt should be 1 if most significant bit of sum is 1
    assign sltresult = sumresult[WIDTH-1];

    mux4 result mux(andresult, orresult, sumresult,
                     sltresult, alucontrol[1:0], result);
    zerodetect #(WIDTH) zd(result, zero);
endmodule

module regfile #(parameter WIDTH = 8, REGBITS = 3)
    (input logic          clk,
     input logic          regwrite,
     input logic [REGBITS-1:0] ral, ra2, wa,
     input logic [WIDTH-1:0] wd,
     output logic [WIDTH-1:0] rdl, rd2);

    logic [WIDTH-1:0] RAM [2**REGBITS-1:0];

    // three ported register file
    // read two ports combinationaly
    // write third port on rising edge of clock
    // register 0 hardwired to 0
    always @ (posedge clk)
        if (regwrite) RAM[wa] <= wd;

```

```

assign rd1 = ral ? RAM[ral] : 0;
assign rd2 = ra2 ? RAM[ra2] : 0;
endmodule

module zerodetect #(parameter WIDTH = 8)
    (input logic [WIDTH-1:0] a,
     output logic           y);

    assign y = (a==0);
endmodule

module flop #(parameter WIDTH = 8)
    (input logic           clk,
     input logic [WIDTH-1:0] d,
     output logic [WIDTH-1:0] q);

    always_ff @(posedge clk)
        q <= d;
endmodule

module fopen #(parameter WIDTH = 8)
    (input logic           clk, en,
     input logic [WIDTH-1:0] d,
     output logic [WIDTH-1:0] q);

    always_ff @(posedge clk)
        if (en) q <= d;
endmodule

module flopnr #(parameter WIDTH = 8)
    (input logic           clk, reset, en,
     input logic [WIDTH-1:0] d,
     output logic [WIDTH-1:0] q);

    always_ff @(posedge clk)
        if (reset) q <= 0;
        else if (en) q <= d;
endmodule

module mux2 #(parameter WIDTH = 8)
    (input logic [WIDTH-1:0] d0, d1,
     input logic           s,
     output logic [WIDTH-1:0] y);

    assign y = s ? d1 : d0;
endmodule

module mux3 #(parameter WIDTH = 8)
    (input logic [WIDTH-1:0] d0, d1, d2,
     input logic [1:0]       s,
     output logic [WIDTH-1:0] y);

    always_comb
        casez (s)
            2'b00: y = d0;
            2'b01: y = d1;
            2'b1?: y = d2;
        endcase
endmodule

```

```

module mux4 #(parameter WIDTH = 8)
    (input logic [WIDTH-1:0] d0, d1, d2, d3,
     input logic [1:0]       s,
     output logic [WIDTH-1:0] y);

    always_comb
        case (s)
            2'b00: y = d0;
            2'b01: y = d1;
            2'b10: y = d2;
            2'b11: y = d3;
        endcase
endmodule

module andN #(parameter WIDTH = 8)
    (input logic [WIDTH-1:0] a, b,
     output logic [WIDTH-1:0] y);

    assign y = a & b;
endmodule

module orN #(parameter WIDTH = 8)
    (input logic [WIDTH-1:0] a, b,
     output logic [WIDTH-1:0] y);

    assign y = a | b;
endmodule

module inv #(parameter WIDTH = 8)
    (input logic [WIDTH-1:0] a,
     output logic [WIDTH-1:0] y);

    assign y = ~a;
endmodule

module condinv #(parameter WIDTH = 8)
    (input logic [WIDTH-1:0] a,
     input logic           invert,
     output logic [WIDTH-1:0] y);

    logic [WIDTH-1:0] ab;

    inv inverter(a, ab);
    mux2 invmux(a, ab, invert, y);
endmodule

module adder #(parameter WIDTH = 8)
    (input logic [WIDTH-1:0] a, b,
     input logic           cin,
     output logic [WIDTH-1:0] y);

    assign y = a + b + cin;
endmodule

```

### A.12.3 VHDL

```
-----
-- mips.vhd
-- David_Harris@hmc.edu 9/9/03
-- Model of subset of MIPS processor described in Ch 1
-----

-----
-- Entity Declarations
-----

library IEEE; use IEEE.STD_LOGIC_1164.all; use IEEE.STD_LOGIC_UNSIGNED.all;
entity top is -- top-level design for testing
    generic(width: integer := 8;      -- default 8-bit datapath
           regbits: integer := 3);   -- and 3 bit register addresses (8 regs)
    end;

library IEEE; use IEEE.STD_LOGIC_1164.all; use STD.TEXTIO.all;
use IEEE.STD_LOGIC_UNSIGNED.all; use IEEE.STD_LOGIC_ARITH.all;
entity memory is -- external memory accessed by MIPS
    generic(width: integer);
    port(clk, memwrite: in STD_LOGIC;
          adr, writedata: in STD_LOGIC_VECTOR(width-1 downto 0);
          memdata:        out STD_LOGIC_VECTOR(width-1 downto 0));
    end;

library IEEE; use IEEE.STD_LOGIC_1164.all;
entity mips is -- simplified MIPS processor
    generic(width: integer := 8;      -- default 8-bit datapath
           regbits: integer := 3);   -- and 3 bit register addresses (8 regs)
    port(clk, reset:      in STD_LOGIC;
          memdata:       in STD_LOGIC_VECTOR(width-1 downto 0);
          memread, memwrite: out STD_LOGIC;
          adr, writedata: out STD_LOGIC_VECTOR(width-1 downto 0));
    end;

library IEEE; use IEEE.STD_LOGIC_1164.all;
entity controller is -- control FSM
    port(clk, reset:      in STD_LOGIC;
          op:            in STD_LOGIC_VECTOR(5 downto 0);
          zero:          in STD_LOGIC;
          memread, memwrite, alusrca, memtoreg,
          iord, pcon, regwrite, regdst: out STD_LOGIC;
          pcsrc, alusrcb, aluop:     out STD_LOGIC_VECTOR(1 downto 0);
          irwrtie:        out STD_LOGIC_VECTOR(3 downto 0));
    end;

library IEEE; use IEEE.STD_LOGIC_1164.all;
entity alucontrol is -- ALU control decoder
    port(aluop:  in STD_LOGIC_VECTOR(1 downto 0);
         funct:   in STD_LOGIC_VECTOR(5 downto 0);
         alucont: out STD_LOGIC_VECTOR(2 downto 0));
    end;
```

```
library IEEE; use IEEE.STD_LOGIC_1164.all; use IEEE.STD_LOGIC_ARITH.all;
entity datapath is -- MIPS datapath
    generic(width, regbits: integer);
    port(clk, reset:      in STD_LOGIC;
          memdata:       in STD_LOGIC_VECTOR(width-1 downto 0);
          alusrca, memtoreg, iord, pcon,
          regwrite, regdst: in STD_LOGIC;
          pcsrc, alusrcb: in STD_LOGIC_VECTOR(1 downto 0);
          irwrtie:        in STD_LOGIC_VECTOR(3 downto 0);
          alucont:        in STD_LOGIC_VECTOR(2 downto 0);
          zero:           out STD_LOGIC;
          instr:          out STD_LOGIC_VECTOR(31 downto 0);
          adr, writedata: out STD_LOGIC_VECTOR(width-1 downto 0));
    end;

library IEEE; use IEEE.STD_LOGIC_1164.all;
use IEEE.STD_LOGIC_ARITH.all; use IEEE.STD_LOGIC_UNSIGNED.all;
entity alu is -- Arithmetic/Logic unit with add/sub, AND, OR, set less than
    generic(width: integer);
    port(a, b:      in STD_LOGIC_VECTOR(width-1 downto 0);
          alucont: in STD_LOGIC_VECTOR(2 downto 0);
          result:  out STD_LOGIC_VECTOR(width-1 downto 0));
    end;

library IEEE; use IEEE.STD_LOGIC_1164.all;
use IEEE.STD_LOGIC_UNSIGNED.all; use IEEE.STD_LOGIC_ARITH.all;
entity regfile is -- three-port register file of 2**regbits words x width bits
    generic(width, regbits: integer);
    port(clk:      in STD_LOGIC;
          write:     in STD_LOGIC;
          ral, ra2, wa: in STD_LOGIC_VECTOR(regbits-1 downto 0);
          wd:        in STD_LOGIC_VECTOR(width-1 downto 0);
          rdl, rd2:  out STD_LOGIC_VECTOR(width-1 downto 0));
    end;

library IEEE; use IEEE.STD_LOGIC_1164.all;
entity zerodetect is -- true if all input bits are zero
    generic(width: integer);
    port(a: in STD_LOGIC_VECTOR(width-1 downto 0);
          y: out STD_LOGIC);
    end;

library IEEE; use IEEE.STD_LOGIC_1164.all;
entity flop is -- flip-flop
    generic(width: integer);
    port(clk: in STD_LOGIC;
          d:    in STD_LOGIC_VECTOR(width-1 downto 0);
          q:    out STD_LOGIC_VECTOR(width-1 downto 0));
    end;

library IEEE; use IEEE.STD_LOGIC_1164.all;
entity flop_en is -- flip-flop with enable
    generic(width: integer);
    port(clk, en: in STD_LOGIC;
          d:    in STD_LOGIC_VECTOR(width-1 downto 0);
          q:    out STD_LOGIC_VECTOR(width-1 downto 0));
    end;
```

```

library IEEE; use IEEE.STD_LOGIC_1164.all; use IEEE.STD_LOGIC_ARITH.all;
entity flopnr is -- flip-flop with enable and synchronous reset
    generic(width: integer);
    port(clk, reset, en: in STD_LOGIC;
          d:           in STD_LOGIC_VECTOR(width-1 downto 0);
          q:           out STD_LOGIC_VECTOR(width-1 downto 0));
end;

library IEEE; use IEEE.STD_LOGIC_1164.all;
entity mux2 is -- two-input multiplexer
    generic(width: integer);
    port(d0, d1: in STD_LOGIC_VECTOR(width-1 downto 0);
         s:      in STD_LOGIC;
         y:      out STD_LOGIC_VECTOR(width-1 downto 0));
end;

library IEEE; use IEEE.STD_LOGIC_1164.all;
entity mux4 is -- four-input multiplexer
    generic(width: integer);
    port(d0, d1, d2, d3: in STD_LOGIC_VECTOR(width-1 downto 0);
         s:           in STD_LOGIC_VECTOR(1 downto 0);
         y:           out STD_LOGIC_VECTOR(width-1 downto 0));
end;

-----
-- Architecture Definitions
-----
architecture test of top is
    component mips generic(width: integer := 8; -- default 8-bit datapath
                           regbits: integer := 3); -- and 3 bit register addresses (8 regs)
        port(clk, reset:     in STD_LOGIC;
              memdata:       in STD_LOGIC_VECTOR(width-1 downto 0);
              memread, memwrite: out STD_LOGIC;
              adr, writedata: out STD_LOGIC_VECTOR(width-1 downto 0));
    end component;
    component memory generic(width: integer);
        port(clk, memwrite: in STD_LOGIC;
              adr, writedata: in STD_LOGIC_VECTOR(width-1 downto 0);
              memdata:       out STD_LOGIC_VECTOR(width-1 downto 0));
    end component;
    signal clk, reset, memread, memwrite: STD_LOGIC;
    signal memdata, adr, writedata: STD_LOGIC_VECTOR(width-1 downto 0);
begin
    -- mips being tested
    dut: mips generic map(width, regbits)
        port map(clk, reset, memdata, memwrite, adr, writedata);
    -- external memory for code and data
    exmem: memory generic map(width)
        port map(clk, memwrite, adr, writedata, memdata);

    -- Generate clock with 10 ns period
    process begin
        clk <= '1';
        wait for 5 ns;
        clk <= '0';
        wait for 5 ns;
    end process;

```

```

    -- Generate reset for first two clock cycles
    process begin
        reset <= '1';
        wait for 22 ns;
        reset <= '0';
        wait;
    end process;

    -- check that 7 gets written to address 76 at end of program
    process (clk) begin
        if (clk'event and clk = '0' and memwrite = '1') then
            if (conv_integer(adr) = 76 and conv_integer(writedata) = 7) then
                report "Simulation completed successfully";
            else report "Simulation failed.";
            end if;
        end if;
    end process;

    architecture synth of memory is
    begin
        process is
            file mem_file: text open read_mode is "memfile.dat";
            variable L: line;
            variable ch: character;
            variable index, result: integer;
            type ramtype is array (255 downto 0) of STD_LOGIC_VECTOR(7 downto 0);
            variable mem: ramtype;
        begin
            -- initialize memory from file
            -- memory in little-endian format
            -- 80020044 means mem[3] = 80 and mem[0] = 44
            for i in 0 to 255 loop -- set all contents low
                mem(conv_integer(i)) := "00000000";
            end loop;
            index := 0;
            while not endfile(mem_file) loop
                readline(mem_file, L);
                for j in 0 to 3 loop
                    result := 0;
                    for i in 1 to 2 loop
                        read(L, ch);
                        if '0' <= ch and ch <= '9' then
                            result := result*16 + character'pos(ch)-character'pos('0');
                        elsif 'a' <= ch and ch <= 'f' then
                            result := result*16 + character'pos(ch)-character'pos('a')+10;
                        else report "Format error on line " & integer'image(index)
                                  severity error;
                        end if;
                    end loop;
                    mem(index*4+j) := conv_std_logic_vector(result, width);
                end loop;
                index := index + 1;
            end loop;
            -- read or write memory
            loop
                if clk'event and clk = '1' then
                    if (memwrite = '1') then mem(conv_integer(adr)) := writedata;
                end if;
            end loop;
        end process;
    end;

```

```

        end if;
        memdata <= mem(conv_integer(adr));
        wait on clk, adr;
    end loop;
end process;
end;

architecture struct of mips is
component controller
    port(clk, reset:      in STD_LOGIC;
         op:             in STD_LOGIC_VECTOR(5 downto 0);
         zero:           in STD_LOGIC;
         memread, memwrite, alusrca, memtoreg,
         iord, pcen, regwrite, regdst: out STD_LOGIC;
         psrc, alusrcb, aluop:  out STD_LOGIC_VECTOR(1 downto 0);
         irwrite:         out STD_LOGIC_VECTOR(3 downto 0));
begin
    component alucontrol
        port(aluop:      in STD_LOGIC_VECTOR(1 downto 0);
             funct:       in STD_LOGIC_VECTOR(5 downto 0);
             alucont:     out STD_LOGIC_VECTOR(2 downto 0));
    end component;
    component datapath generic(width, regbits: integer);
        port(clk, reset:      in STD_LOGIC;
             memdata:       in STD_LOGIC_VECTOR(width-1 downto 0);
             alusrca, memtoreg, iord, pcen,
             regwrite, regdst: in STD_LOGIC;
             psrc, alusrcb:  in STD_LOGIC_VECTOR(1 downto 0);
             irwrite:        in STD_LOGIC_VECTOR(3 downto 0);
             alucont:        in STD_LOGIC_VECTOR(2 downto 0);
             zero:           out STD_LOGIC;
             instr:          out STD_LOGIC_VECTOR(31 downto 0);
             adr, writedata: out STD_LOGIC_VECTOR(width-1 downto 0));
    end component;
    signal instr: STD_LOGIC_VECTOR(31 downto 0);
    signal zero, alusrca, memtoreg, iord, pcen, regwrite, regdst: STD_LOGIC;
    signal aluop, psrc, alusrcb: STD_LOGIC_VECTOR(1 downto 0);
    signal irwrite: STD_LOGIC_VECTOR(3 downto 0);
    signal alucont: STD_LOGIC_VECTOR(2 downto 0);
begin
    begin
        cont: controller port map(clk, reset, instr(31 downto 26), zero,
                                    memread, memwrite, alusrca, memtoreg,
                                    iord, pcen, regwrite, regdst,
                                    psrc, alusrcb, aluop, irwrite);
        ac: alucontrol port map(aluop, instr(5 downto 0), alucont);
        dp: datapath generic map(width, regbits)
            port map(clk, reset, memdata, alusrca, memtoreg,
                     iord, pcen, regwrite, regdst,
                     psrc, alusrcb, irwrite,
                     alucont, zero, instr, adr, writedata);
    end;
    architecture synth of controller is
        type statetype is (FETCH1, FETCH2, FETCH3, FETCH4, DECODE, MEMADR,
                           LBRD, LBWR, SBWR, RTYPEPEX, RTYPEWR, BEQEX, JEX);
        constant LB: STD_LOGIC_VECTOR(5 downto 0) := "100000";
        constant SB: STD_LOGIC_VECTOR(5 downto 0) := "101000";
        constant RTYPE: STD_LOGIC_VECTOR(5 downto 0) := "000000";

```

```

constant BEQ: STD_LOGIC_VECTOR(5 downto 0) := "000100";
constant J: STD_LOGIC_VECTOR(5 downto 0) := "000010";
signal state, nextstate: statetype;
signal pcwrite, pcwritecond: STD_LOGIC;
begin
    process (clk) begin -- state register
        if clk'event and clk = '1' then
            if reset = '1' then state <= FETCH1;
            else state <= nextstate;
            end if;
        end if;
    end process;

    process (state, op) begin -- next state logic
        case state is
            when FETCH1 => nextstate <= FETCH2;
            when FETCH2 => nextstate <= FETCH3;
            when FETCH3 => nextstate <= FETCH4;
            when FETCH4 => nextstate <= DECODE;
            when DECODE => case op is
                when LB | SB => nextstate <= MEMADR;
                when RTYPE => nextstate <= RTYPEEX;
                when BEQ => nextstate <= BEQEX;
                when J => nextstate <= JEX;
                when others => nextstate <= FETCH1; -- should never happen
            end case;
            when MEMADR => case op is
                when LB => nextstate <= LBRD;
                when SB => nextstate <= SBWR;
                when others => nextstate <= FETCH1; -- should never happen
            end case;
            when LBRD => nextstate <= LBWR;
            when LBWR => nextstate <= FETCH1;
            when SBWR => nextstate <= FETCH1;
            when RTYPEEX => nextstate <= RTYPEWR;
            when RTYPEWR => nextstate <= FETCH1;
            when BEQEX => nextstate <= FETCH1;
            when JEX => nextstate <= FETCH1;
            when others => nextstate <= FETCH1; -- should never happen
        end case;
    end process;

    process (state) begin
        -- set all outputs to zero, then conditionally assert just the appropriate ones
        irwrite <= "0000";
        pcwrite <= '0'; pcwritecond <= '0';
        regwrite <= '0'; regdst <= '0';
        memread <= '0'; memwrite <= '0';
        alusrca <= '0'; alusrcb <= "00"; aluop <= "00";
        psrc <= "00";
        iord <= '0'; memtoreg <= '0';

        case state is
            when FETCH1 => memread <= '1';
            irwrite <= "0001";
            alusrcb <= "01";
            pcwrite <= '1';
            when FETCH2 => memread <= '1';
            irwrite <= "0010";

```

```

        alusrcb <= "01";
        pcwrite <= '1';
when FETCH3 => memread <= '1';
        irwrite <= "0100";
        alusrcb <= "01";
        pcwrite <= '1';
when FETCH4 => memread <= '1';
        irwrite <= "1000";
        alusrcb <= "01";
        pcwrite <= '1';
when DECODE => alusrcb <= "11";
when MEMADR => alusrcb <= '1';
        alusrcb <= "10";
when LBRD => memread <= '1';
        iord <= '1';
when LBWR => regwrite <= '1';
        memtoreg <= '1';
when SBWR => memwrite <= '1';
        iord <= '1';
when RTYPEEX => alusrca <= '1';
        aluop <= "10";
when RTYPEWR => regdst <= '1';
        regwrite <= '1';
when BEQEX => alusrca <= '1';
        aluop <= "01";
        pcwritecond <= '1';
        pcsrcc <= "01";
when JEX => pcwrite <= '1';
        pcsrcc <= "10";
end case;
end process;

pcen <= pcwrite or (pcwritecond and zero); -- program counter enable
end;

architecture synth of alucontrol is
begin
    process(aluop, funct) begin
        case aluop is
            when "00" => alucont <= "010"; -- add (for lb/sb/addi)
            when "01" => alucont <= "110"; -- sub (for beg)
            when others => case funct is
                -- R-type instructions
                when "100000" => alucont <= "010"; -- add (for add)
                when "100010" => alucont <= "110"; -- subtract (for sub)
                when "100100" => alucont <= "000"; -- logical and (for and)
                when "100101" => alucont <= "001"; -- logical or (for or)
                when "101010" => alucont <= "111"; -- set on less (for slt)
                when others => alucont <= "----"; -- should never happen
        end case;
    end case;
end process;
end;

architecture struct of datapath is
component alu generic(width: integer);
    port(a, b: in STD_LOGIC_VECTOR(width-1 downto 0);
         alucont: in STD_LOGIC_VECTOR(2 downto 0);
         result: out STD_LOGIC_VECTOR(width-1 downto 0));
end component;

```

```

component refile generic(width, regbits: integer);
    port(clk:           in STD_LOGIC;
          write:          in STD_LOGIC;
          ral, ra2, wa: in STD_LOGIC_VECTOR(regbits-1 downto 0);
          wd:             in STD_LOGIC_VECTOR(width-1 downto 0);
          rdl, rd2:       out STD_LOGIC_VECTOR(width-1 downto 0));
end component;
component zerodetect generic(width: integer);
    port(a: in STD_LOGIC_VECTOR(width-1 downto 0);
          y: out STD_LOGIC);
end component;
component flop generic(width: integer);
    port(clk: in STD_LOGIC;
          d:   in STD_LOGIC_VECTOR(width-1 downto 0);
          q:   out STD_LOGIC_VECTOR(width-1 downto 0));
end component;
component flopnr generic(width: integer);
    port(clk, reset, en: in STD_LOGIC;
          d:   in STD_LOGIC_VECTOR(width-1 downto 0);
          q:   out STD_LOGIC_VECTOR(width-1 downto 0));
end component;
component mux2 generic(width: integer);
    port(d0, d1: in STD_LOGIC_VECTOR(width-1 downto 0);
          s:   in STD_LOGIC;
          y:   out STD_LOGIC_VECTOR(width-1 downto 0));
end component;
component mux4 generic(width: integer);
    port(d0, d1, d2, d3: in STD_LOGIC_VECTOR(width-1 downto 0);
          s:   in STD_LOGIC_VECTOR(1 downto 0);
          y:   out STD_LOGIC_VECTOR(width-1 downto 0));
end component;
constant CONST_ONE: STD_LOGIC_VECTOR(width-1 downto 0) := conv_std_logic_vector(1, width);
constant CONST_ZERO: STD_LOGIC_VECTOR(width-1 downto 0) := conv_std_logic_vector(0, width);
signal ral, ra2, wa: STD_LOGIC_VECTOR(regbits-1 downto 0);
signal pc, nextpc, md, rdl, rd2, wd, a,
      src1, src2, aluresult, aluout, dp_writedata, constx4: STD_LOGIC_VECTOR(width-1 downto 0);
signal dp_instr: STD_LOGIC_VECTOR(31 downto 0);

begin
    -- shift left constant field by 2
    constx4 <= dp_instr(width-3 downto 0) & "00";

    -- register file address fields
    ral <= dp_instr(regbits+20 downto 21);
    ra2 <= dp_instr(regbits+15 downto 16);
    regmux: mux2 generic map(regbits) port map(dp_instr(regbits+15 downto 16),
                                                dp_instr(regbits+10 downto 11), regdst, wa);

    -- independent of bit width, load dp_instruction into four 8-bit registers over four cycles
    ir0: flop generic map(8) port map(clk, irwrite(0), memdata(7 downto 0), dp_instr(7 downto 0));
    ir1: flop generic map(8) port map(clk, irwrite(1), memdata(7 downto 0), dp_instr(15 downto 8));
    ir2: flop generic map(8) port map(clk, irwrite(2), memdata(7 downto 0), dp_instr(23 downto 16));
    ir3: flop generic map(8) port map(clk, irwrite(3), memdata(7 downto 0), dp_instr(31 downto 24));

```

```

-- datapath
pcreg: flop generic map(width) port map(clk, reset, pcen, nextpc, pc);
mdr: flop generic map(width) port map(clk, memdata, md);
areg: flop generic map(width) port map(clk, rdl, a);
wrd: flop generic map(width) port map(clk, rd2, dp_writedata);
res: flop generic map(width) port map(clk, alurest, alout);
adrmux: mux2 generic map(width) port map(pc, aluout, iord, adr);
src1mux: mux2 generic map(width) port map(pc, a, alusrc, src1);
src2mux: mux4 generic map(width) port map(dp_writedata, CONST_ONE,
                                         dp_instr(width-1 downto 0), constx4, alusrcb, src2);
pcmux: mux4 generic map(width) port map(alurest, aluout, constx4, CONST_ZERO, psrc, nextpc);
wdmux: mux2 generic map(width) port map(aluout, md, memtoreg, wd);
rf: regfile generic map(width, regbits) port map(clk, rewrite, ral, ra2, wa, wd, rd1, rd2);
aluunit: alu generic map(width) port map(src1, src2, alucont, alurest);
zd: zerodetect generic map(width) port map(alurest, zero);

-- drive outputs
instr <= dp_instr; writedata <= dp_writedata;
end;

architecture synth of alu is
  signal b2, sum, slt: STD_LOGIC_VECTOR(width-1 downto 0);
begin
  b2 <= not b when alucont(2) = '1' else b;
  sum <= a + b2 + alucont(2);
  -- slt should be 1 if most significant bit of sum is 1
  slt <= conv_std_logic_vector(1, width) when sum(width-1) = '1'
    else conv_std_logic_vector(0, width);
  with alucont(1 downto 0) select result <=
    a and b when "00",
    a or b when "01",
    sum      when "10",
    slt      when others;
end;

architecture synth of regfile is
  type ramtype is array (2**regbits-1 downto 0) of STD_LOGIC_VECTOR(width-1 downto 0);
  signal mem: ramtype;
begin
  -- three-ported register file
  -- read two ports combinationaly
  -- write third port on rising edge of clock
  process(clk) begin
    if clk'event and clk = '1' then
      if write = '1' then mem(conv_integer(wa)) <= wd;
    end if;
  end if;
  end process;
  process(ral, ra2) begin
    if (conv_integer(ral) = 0) then rdl <= conv_std_logic_vector(0, width); -- register 0 holds 0
    else rdl <= mem(conv_integer(ral));
  end if;
  if (conv_integer(ra2) = 0) then rd2 <= conv_std_logic_vector(0, width);
  else rd2 <= mem(conv_integer(ra2));
  end if;
  end process;
end;

```

```

architecture synth of zerodetect is
  signal i: integer;
  signal x: STD_LOGIC_VECTOR(width-1 downto 1);
begin -- N-bit AND of inverted inputs
  AllBits: for i in width-1 downto 1 generate
    LowBit: if i = 1 generate
      A1: x(1) <= not a(0) and not a(1);
    end generate;
    OtherBits: if i /= 1 generate
      Ai: x(i) <= not a(i) and x(i-1);
    end generate;
  end generate;
  y <= x(width-1);
end;

architecture synth of flop is
begin
  process(clk) begin
    if clk'event and clk = '1' then -- or use "if RISING_EDGE(clk) then"
      q <= d;
    end if;
  end process;
end;

architecture synth of fopen is
begin
  process(clk) begin
    if clk'event and clk = '1' then
      if en = '1' then q <= d;
    end if;
  end process;
end;

architecture synchronous of fopenr is
begin
  process(clk) begin
    if clk'event and clk = '1' then
      if reset = '1' then
        q <= CONV_STD_LOGIC_VECTOR(0, width); -- produce a vector of all zeros
      elsif en = '1' then q <= d;
    end if;
  end process;
end;

architecture synth of mux2 is
begin
  y <= d0 when s = '0' else d1;
end;

architecture synth of mux4 is
begin
  y <= d0 when s = "00" else
    d1 when s = "01" else
    d2 when s = "10" else
    d3;
end;

```

Ασκήσεις

Μπορείτε να εκτελέσετε τις ακόλουθες ασκήσεις χρησιμοποιώντας την HDL που προτιμάτε. Εάν έχετε διαθέσιμο έναν προσωμοιωτή, ελέγχτε τη σχεδίασή σας. Εκτυπώστε τις κυματομορφές και εξηγήστε πώς αποδεικνύουν ότι ο κώδικας δουλεύει σωστά. Εάν έχετε διαθέσιμο ένα εργαλείο σύνθεσης, συνθέστε τον κώδικά σας. Εκτυπώστε το παραγόμενο κυκλωματικό διάγραμμα και εξηγήστε γιατί ταιριάζει με τις προσδοκίες σας.

A.1 Σχεδιάστε ένα σχηματικό του κυκλώματος που περιγράφεται από τον ακόλουθο HDL κώδικα. Απλοποιήστε το στον ελάχιστο αριθμό πολών.

SystemVerilog

```
module exercisel(input logic a, b, c,
                  output logic y, z);

    assign y = a & b & c | a & b & -c | a & -b;
    assign z = a & b | -a & -b;
endmodule
```

VHDL

```

library IEEE; use IEEE.STD_LOGIC_1164.all;

entity exercisel is
  port(a, b, c: in STD_LOGIC;
       y, z:     out STD_LOGIC);
end;

architecture synth of exercisel is
begin
  y <= (a and b and c) or (a and b and (not c)) or
        (a and (not b) and c);
  z <= (a and b) or ((not a) and (not b));
end;

```

A.2 Σχεδιάστε ένα σχηματικό του κυκλώματος που περιγράφεται από τον ακόλουθο HDL κώδικα. Απλοποιήστε το στον ελάγιστο αριθμό πυλών.

SystemVerilog

```

module exercise2(input  logic [3:0] a,
                  output logic [1:0] y);

    always_comb
        if (a[0])          y = 2'b11;
        else if (a[1])    y = 2'b10;
        else if (a[2])    y = 2'b01;
        else if (a[3])    y = 2'b00;
        else              y = a[1:0];
endmodule

```

VHDI

```

library IEEE; use IEEE.STD_LOGIC_1164.all;

entity exercise2 is
    port(a: in STD_LOGIC_VECTOR(3 downto 0);
         y: out STD_LOGIC_VECTOR(1 downto 0));
end;

architecture synth of exercise2 is
begin
    process(a) begin
        if      a(0) = '1' then y <= "11";
        elsif   a(1) = '1' then y <= "10";
        elsif   a(2) = '1' then y <= "01";
        elsif   a(3) = '1' then y <= "00";
        else                      y <= a(1 downto 0)
        end if;
    end process;
end;

```

A.3 Γράψτε μια λειτουργική μονάδα σε HDL, η οποία θα υπολογίζει μια συνάρτηση XOR 4 εισόδων. Η εισόδος είναι  $A_{in}$  και η έξοδος είναι  $Y$ .

A.4 Γράψτε ένα πρόγραμμα testbench με δονατότητα αυτο-ελέγχου για την Άσκηση Α.3. Δημιουργήστε ένα αρχείο διανυσμάτων ελέγχου, το οποίο θα περιλαμβάνει και τις 16 περιπτώσεις ελέγχου. Προσμοιώστε το κύκλωμα και αποδείξτε ότι δουλεύει. Εισάγετε ένα σφάλμα στο αρχείο διανυσμάτων ελέγχου και δείξτε ότι αναφέρει μια αναντιστοιχία.

- A.5 Γράψτε μια λειτουργική μονάδα HDL με όνομα minority. Η μονάδα δέχεται τρεις εισόδους, A, B και C και παράγει μια έξοδο Y η οποία είναι TRUE εάν τουλάχιστον δύο από τις εισόδους είναι FALSE.

A.6 Γράψτε μια λειτουργική μονάδα HDL για την οθόνη ενός αποκωδικοποιητή 7 (σε δεκαεξαδικό). Ο αποκωδικοποιητής θα πρέπει να χειρίζεται τα ψηφία A, B, C, D, E και F, καθώς και τα 0-9.

A.7 Γράψτε ένα πρόγραμμα testbench με δυνατότητα αυτο-ελέγχου για την Άσκηση A.6. Δημιουργήστε ένα αρχείο διανυσμάτων ελέγχου, το οποίο θα περιλαμβάνει και τις 16 περιπτώσεις ελέγχου. Προσομοιώστε το κύκλωμα και δείξτε ότι δουλεύει. Εισάγετε ένα οφάλμα στο αρχείο διανυσμάτων ελέγχου και δείξτε ότι αναφέρει μια αναντιποιχία.

A.8 Γράψτε μια λειτουργική μονάδα με όνομα πυχδ για έναν πολυπλέκτη 8:1, με εισόδους  $S_{2^0}$ , D0, D1, D2, D3, D4, D5, D6, D7 και έξοδο Y.

A.9 Γράψτε μια δομική μονάδα για τον υπολογιστό της συνάρτησης  $Y = AB + BC + ABC$  χρησιμοποιώντας λογική πολυπλέκτη. Χρησιμοποιήστε τον πολυπλέκτη 8:1 από την Άσκηση A.8.

A.10 Επαναλάβετε την Άσκηση A.9 χρησιμοποιώντας έναν πολυπλέκτη 4:1 και όσες πώλες NOT χρειάζεστε.

A.11 Στην Ενότητα A.5.4 επισημάναμε ότι ένας συγχρονιστής θα μπορούσε να περιγραφεί ισοτά με εντολές κλειδωμένης ανάθεσης, εάν αυτές δίνονταν με τη οσοτή σειρά. Σκεφτείτε κάποιο άλλο, απλό ακόλουθακό κύκλωμα το οποίο δεν μπορεί να περιγραφεί ισοτά με κλειδωμένες αναθέσεις, ανεξαρτήτως σειράς.

A.12 Γράψτε μια λειτουργική μονάδα HDL για ένα κύκλωμα προτεραιότητας 8 εισόδων.

A.13 Γράψτε μια λειτουργική μονάδα HDL για έναν αποκωδικοποιητή 2:4.

A.14 Γράψτε μια λειτουργική μονάδα HDL για έναν αποκωδικοποιητή 6:64, χρησιμοποιώντας τρεις από τους αποκωδικοποιητές 2:4 της Άσκησης A.13, μαζί με 64 πώλες AND 3 εισόδων.

A.15 Σχεδιάστε το διάγραμμα μετάβασης καταστάσεων για την FSM που περιγράφει ο ακόλουθος HDL κώδικας.

SystemVerilog

```

module fsm2(input logic clk, reset,
            input logic a, b,
            output logic y);

typedef enum logic [1:0]
  {S0, S1, S2, S3} statetype;

statetype state, nextstate;

always_ff @(posedge clk)
  if (reset) state <= S0;
  else        state <= nextstate;

always_comb
  case (state)
    S0: if (a ^ b) nextstate = S1;
         else      nextstate = S0;
    S1: if (a & b) nextstate = S2;
         else      nextstate = S0;
    S2: if (a | b) nextstate = S3;
         else      nextstate = S0;
    S3: if (a | b) nextstate = S3;
         else      nextstate = S0;
endcase

```

```

VHDL
library IEEE; use IEEE.STD_LOGIC_1164.all;

entity fsm2 is
    port(clk, reset: in STD_LOGIC;
          a, b:         in STD_LOGIC;
          y:           out STD_LOGIC);
end;

architecture synth of fsm2 is
    type statetype is (S0, S1, S2, S3);
    signal state, nextstate: statetype;
begin
    process(clk, reset) begin
        if reset = '1' then state <= S0;
        elsif clk'event and clk = '1' then
            state <= nextstate;
        end if;
    end process;

    process (state, a, b) begin
        case state is
            when S0 => if (a xor b) = '1' then
                nextstate <= S1;
                else nextstate <= S0;
            end if;
        end case;
    end process;

```

**SystemVerilog (συνέχεια)**

```

assign y = (state == S1) || (state == S2);
endmodule

VHDL (συνέχεια)

when S1 => if (a and b) = '1' then
    nextstate <= S2;
    else nextstate <= S0;
    end if;
when S2 => if (a or b) = '1' then
    nextstate <= S3;
    else nextstate <= S0;
    end if;
when S3 => if (a or b) = '1' then
    nextstate <= S3;
    else nextstate <= S0;
    end if;
end case;
end process;

y <= '1' when ((state = S1) or (state = S2))
else '0';
end;

```

A.16 Σχεδιάστε το διάγραμμα μετάβασης καταστάσεων για την FSM που περιγράφει ο ακόλουθος HDL κώδικας. Μια FSM αυτού του είδους χρησιμοποιείται σε μια μονάδα πρόβλεψης διακλάδωσης ορισμένων μικροεπεξεργαστών.

**SystemVerilog**

```

module fsm1(input logic clk, reset,
            input logic taken, back,
            output logic predicttaken);

typedef enum logic [4:0]
{S0 = 5'b00001,
 S1 = 5'b00010,
 S2 = 5'b00100,
 S3 = 5'b001000,
 S4 = 5'b10000} statetype;

statetype state, nextstate;

always_ff @(posedge clk)
if (reset) state <= S2;
else state <= nextstate;

always_comb
case (state)
  S0: if (taken) nextstate = S1;
  else      nextstate = S0;
  S1: if (taken) nextstate = S2;
  else      nextstate = S0;
  S2: if (taken) nextstate = S3;
  else      nextstate = S1;
  S3: if (taken) nextstate = S4;
  else      nextstate = S2;
  S4: if (taken) nextstate = S4;
  else      nextstate = S3;
default:   nextstate = S2;
endcase

```

**VHDL (συνέχεια)**

```

when S1 => if (a and b) = '1' then
    nextstate <= S2;
    else nextstate <= S0;
    end if;
when S2 => if (a or b) = '1' then
    nextstate <= S3;
    else nextstate <= S0;
    end if;
when S3 => if (a or b) = '1' then
    nextstate <= S3;
    else nextstate <= S0;
    end if;
end case;
end process;

y <= '1' when ((state = S1) or (state = S2))
else '0';
end;

```

**SystemVerilog (συνέχεια)**

```

assign predicttaken = (state == S4) ||
                     (state == S3) ||
                     (state == S2 && back);
endmodule

```

**VHDL (συνέχεια)**

```

when S2 => if taken = '1' then
    nextstate <= S3;
    else nextstate <= S1;
    end if;
when S3 => if taken = '1' then
    nextstate <= S4;
    else nextstate <= S2;
    end if;
when S4 => if taken = '1' then
    nextstate <= S4;
    else nextstate <= S3;
    end if;
when others => nextstate <= S2;
end case;
end process;

-- output logic
predicttaken <= '1' when
((state = S4) or (state = S3) or
(state = S2 and back = '1'))
else '0';
end;

```

A.17 Γράψτε μια λειτουργική μονάδα HDL για έναν SR μανδαλωτή.

A.18 Γράψτε μια λειτουργική μονάδα HDL για ένα JK flip-flop. Το flip-flop έχει εισόδους *clk*, *J* και *K* και έξοδο *Q*. Στην ανοδική ακμή του ρολογιού, η έξοδος *Q* διατηρεί την παλαιά τιμή της εάν *J* = *K* = 0. Θέτει την *Q* σε 1 εάν *J* = 1, επαναφέρει την *Q* σε 0 εάν *K* = 1 και αντιστρέφει την *Q* εάν *J* = *K* = 1.

A.19 Γράψτε μια γραμμή HDL κώδικα, η οποία θα συνδέει μέσω πόλης έναν 32-bit διαυλό με όνομα *data* μ' ένα άλλο σήμα *sel*, για την παραγωγή ενός 32-bit αποτέλεσματος, *result*. Εάν το *sel* είναι TRUE, *result* = *data*. Διαφορετικά, το *result* θα πρέπει να περιέχει μόνο 0.

**Ασκήσεις πάνω στην SystemVerilog**

Οι ακόλουθες ασκήσεις αφορούν ειδικά την SystemVerilog.

A.20 Εξηγήστε τη διαφορά μεταξύ κλειδωμένης και μη-κλειδωμένης ανάθεσης στην SystemVerilog. Δώστε παραδείγματα.

A.21 Τι κάνει η ακόλουθη εντολή της SystemVerilog;

```
result = |(data[15:0] & 16'hC820);
```

A.22 Ξαναγράψτε τη λειτουργική μονάδα *syncbad* από την Ενότητα A.5.4. Χρησιμοποιήστε μη-κλειδωμένες αναθέσεις, αλλά τροποποιήστε τον κώδικα ώστε να παράγει ένα σωτέρ συγχρονισμό με δύο flip-flop.

A.23 Δινοντας τα ακόλουθα δύο αποστάσματα κώδικα SystemVerilog, έχουν την ίδια λειτουργία; Σχεδιάστε το hardware που αναπαριστά το καθένα.

```

module codel(input logic clk, a, b, c,
              output logic y);
  logic x;
  always_ff @(posedge clk) begin
    x <= a & b;
    y <= x | c;
  end
endmodule

```

```

module code2(input logic a, b, c, clk,
             output logic y);
    logic x;
    always_ff @(posedge clk) begin
        y <= x | c;
        x <= a & b;
    end
endmodule

A.24 Επαναλάβετε την Άσκηση A.23 για την περίπτωση όπου ο τελεστής <= αντικαθίσταται από τον τελεστή = παντού στον κώδικα.

A.25 Οι ακόλουθες λειτουργικές μονάδες SystemVerilog περιέχουν οφάλματα, τα οποία οι συγγραφείς έχουν δει να γίνονται από σπουδαστές. Εξηγήστε το οφάλμα σε κάθε λειτουργική μονάδα και τον τρόπο διόρθωσή του.

module latch(input logic      clk,
              input logic [3:0] d,
              output logic [3:0] q);
    always @(clk)
        if (clk) q <= d;
endmodule

module gates(input logic [3:0] a,
             output logic [3:0] y1, y2, y3, y4, y5);
    always @ (a)
        begin
            y1 = a & b;
            y2 = a | b;
            y3 = a ^ b;
            y4 = ~ (a & b);
            y5 = ~ (a | b);
        end
endmodule

module mux2(input logic [3:0] d0, d1,
             input logic      s,
             output logic [3:0] y);
    always @ (posedge s)
        if (s) y <= d1;
        else   y <= d0;
endmodule

module twoflops(input logic clk,
                input logic d0, d1,
                output logic q0, q1);
    always @ (posedge clk)
        q1 = d1;
        q0 = d0;
endmodule

module FSM(input logic clk,
           input logic a,
           output logic out1, out2);
    logic state;

```

```

// next state logic and register (sequential)
always_ff @(posedge clk)
    if (state == 0) begin
        if (a) state <= 1;
    end else begin
        if (~a) state <= 0;
    end

always_comb // output logic (combinational)
    if (state == 0) out1 = 1;
    else           out2 = 1;
endmodule

module priority(input logic [3:0] a,
                 output logic [3:0] y);
    always_comb
        if (a[3]) y = 4'b1000;
        else if (a[2]) y = 4'b0100;
        else if (a[1]) y = 4'b0010;
        else if (a[0]) y = 4'b0001;
endmodule

module divideby3FSM(input logic clk,
                     input logic reset,
                     output logic out);
    typedef enum logic [1:0] {S0, S1, S2} statetype;
    statetype state, nextstate;
    // State Register
    always_ff @(posedge clk)
        if (reset) state <= S0;
        else       state <= nextstate;
    // Next State Logic
    always_comb
        case (state)
            S0: nextstate = S1;
            S1: nextstate = S2;
            S2: nextstate = S0;
        endcase
    // Output Logic
    assign out = (state == S2);
endmodule

module mux2tri(input logic [3:0] d0, d1,
               input logic      s,
               output tri     [3:0] y);
    tristate t0(d0, s, y);
    tristate t1(d1, s, y);
endmodule

module flopren(input logic      clk,
               input logic      reset,
               input logic      set,

```

```

    input  logic [3:0] d,
    output logic [3:0] q);

  always_ff @(posedge clk)
    if (reset) q <= 0;
    else       q <= d;

  always @(set)
    if (set) q <= 1;
endmodule

module and3(input logic a, b, c,
             output logic y);

  logic tmp;

  always @(a, b, c)
  begin
    tmp <= a & b;
    y   <= tmp & c;
  end
endmodule

```

### Ασκήσεις πάνω στην VHDL

Οι ακόλουθες ασκήσεις αφορούν ειδικά την VHDL.

A.26 Στην VHDL, γιατί είναι αναγκαίο να γράφουμε το

```

q <= '1' when state = S0 else '0';
  antí análogos
q <= (state = S0); ?

```

A.27 Κάθε μια από τις ακόλουθες λειτουργικές μονάδες VHDL περιέχει ένα οφάλμα. Χάριν συντομίας, παρουσιάζεται μόνο η ενότητα architecture υποθέστε ότι οι δηλώσεις για τη χρήση βιβλιοθηκών και η δήλωση οντότητας (entity) είναι σωστές. Εξηγήστε το οφάλμα και τον τρόπο διόρθωσή του.

```

architecture synth of latch is
begin
  process(clk) begin
    if clk = '1' then q <= d;
    end if;
  end process;
end;

architecture proc of gates is
begin
  process(a) begin
    y1 <= a and b;
    y2 <= a or b;
    y3 <= a xor b;
    y4 <= a nand b;
    y5 <= a nor b;
  end process;
end;

architecture synth of flop is

```

```

begin
  process(clk)
    if clk'event and clk = '1' then
      q <= d;
  end;

  architecture synth of priority is
begin
  process(a) begin
    if   a(3) = '1' then y <= "1000";
    elsif a(2) = '1' then y <= "0100";
    elsif a(1) = '1' then y <= "0010";
    elsif a(0) = '1' then y <= "0001";
    end if;
  end process;
end;

architecture synth of divideby3FSM is
type statetype is (S0, S1, S2);
signal state, nextstate: statetype;
begin
  process(clk, reset) begin
    if reset = '1' then state <= S0;
    elsif clk'event and clk = '1' then
      state <= nextstate;
    end if;
  end process;

  process(state) begin
    case state is
      when S0 => nextstate <= S1;
      when S1 => nextstate <= S2;
      when S2 => nextstate <= S0;
    end case;
  end process;

  q <= '1' when state = S0 else '0';
end;

architecture struct of mux2 is
component tristate
  port(a: in STD_LOGIC_VECTOR(3 downto 0);
        en: in STD_LOGIC;
        y: out STD_LOGIC_VECTOR(3 downto 0));
end component;
begin
  t0: tristate port map(d0, s, y);
  t1: tristate port map(d1, s, y);
end;

architecture asynchronous of flop is
begin
  process(clk, reset) begin
    if reset = '1' then
      q <= '0';
    elsif clk'event and clk = '1' then
      q <= d;
    end if;
  end process;

```

```

process(set) begin
  if set = '1' then
    q <= '1';
  end if;
end process;
end;

architecture synth of mux3 is
begin
  y <= d2 when s(1) else
    d1 when s(0) else d0;
end;

```

Μεγάλο μέρος των εργασιών που αναφέρονται εδώ προέρχονται από δημοσιεύσεις του IEEE, οι οποίες είναι διαθέσιμες στους ενδιαφερόμενους αναγνώστες, από τον ιστότοπο [ieeexplore.ieee.org](http://ieeexplore.ieee.org). Επιπλέον, θα βρείτε την παρόδια βιβλιογραφία σε ηλεκτρονική μορφή, εμπλουτισμένη με συνδέσεις προς τις σχετικές ιστοσελίδες, στον ιστότοπο [www.cmosvlsi.com](http://www.cmosvlsi.com). Στο κείμενο υπάρχουν συχνές παραπομές σε ώλικό από την περιοδική έκδοση του IEEE για τα κυκλώματα στερεάς κατάστασης (*IEEE Journal of Solid-State Circuits*), η οποία αναφέρεται ως JSSC.

- [Abdollahi04] A. Abdollahi, F. Fallah, and M. Pedram, «Leakage current reduction in CMOS VLSI circuits by input vector control», *IEEE Trans. VLSI*, τομ. 12, αρ. 2, Feb. 2004, σελ. 140-154.
- [Acken83] J. Acken, «Testing for bridging faults (shorts) in CMOS circuits», *Proc. Design Automation Conf.*, 1983, σελ. 717-718.
- [Afghahi90] M. Afghahi and C. Svensson, «A unified single-phase clocking scheme for VLSI systems», *JSSC*, τομ. 25, αρ. 1, Feb. 1990, σελ. 225-233.
- [Agans06] D. Agans, *Debugging*, New York: Amacon, 2006, [www.debuggingrules.com](http://www.debuggingrules.com).
- [Agarwal01] V. Agarwal, S. Keckler, and D. Burger, «The effect of technology scaling on microarchitectural structures», *Computer Architecture and Technology Laboratory Technical Report TR2000-02*, University of Texas at Austin, 2001.
- [Agarwal04] A. Agarwal, V. Zolotov, and D. Blaauw, «Statistical clock skew analysis considering intra-die process variations», *IEEE Trans. CAD*, τομ. 23, αρ. 8, Aug. 2004, σελ. 1231-1242.
- [Agarwal07] A. Agarwal, K. Kang, S. Bhunia, J. Gallagher, and K. Roy, «Device-aware yield-centric dual-V<sub>D</sub> design under parameter variations in nanoscale technologies», *IEEE Trans. VLSI*, τομ. 15, αρ. 6, Jun. 2007, σελ. 660-671.
- [Agarwal07b] K. Agarwal, R. Rao, D. Sylvester, and R. Brown, «Parametric yield analysis and optimization in leakage dominated technologies», *IEEE Trans. VLSI*, τομ. 15, αρ. 6, Jun. 2007, σελ. 613-623.
- [Agrawal08] B. Agrawal and T. Sherwood, «Ternary CAM power and delay model: extensions and uses», *IEEE Trans. VLSI*, τομ. 16, αρ. 5, May 2008, σελ. 554-564.
- [Aisaka02] K. Aisaka κ. α., «Design rule for frequency-voltage cooperative power control and its application to an MPEG-4 decoder», *Proc. VLSI Circuits Symp.*, 2002, σελ. 216-217.
- [Alexander75] J. Alexander, «Clock recovery from random binary signals», *Electronics Letters*, τομ. 11, αρ. 22, Oct. 30, 1975, σελ. 541-542.
- [Allam00] M. Allam, M. Anis, and M. Elmasry, «High-speed dynamic logic styles for scaled-down CMOS and MTCMOS technologies», *Proc. Intl. Symp. Low Power Electronics and Design*, 2000, σελ. 155-160.
- [Alon05] E. Alon, V. Stojanovic, and M. Horowitz, «Circuits and techniques for high-resolution measurement of on-chip power supply noise», *JSSC*, τομ. 40, αρ. 4, Apr. 2005, σελ. 820-828.
- [Alvandpour02] A. Alvandpour, R. Krishnamurthy, K. Soumyanath, and S. Borkar, «A sub-130-nm conditional keeper technique», *JSSC*, τομ. 37, αρ. 5, May 2002, σελ. 633-638.
- [Amrutur98] B. Amrutur and M. Horowitz, «A replica technique for wordline and sense control in low-power SRAM's», *JSSC*, τομ. 33, αρ. 8, Aug. 1998, σελ. 1208-1219.

## Βιβλιογραφικές Παραπομπές