

# Σχεδίαση Ολοκληρωμένων Κυκλωμάτων CMOS VLSI

Τέταρτη Έκδοση

**Neil H. E. Weste**

Πανεπιστήμιο Macquarie &  
Πανεπιστήμιο της Αδελαΐδας

**David Money Harris**

Κολέγιο Harvey Mudd

ΑΠΟΔΟΣΗ

**ΕΛΕΝΗ ΓΚΑΓΚΑΤΣΙΟΥ**

Ηλεκτρονικός Μηχανικός

ΕΠΙΣΤΗΜΟΝΙΚΗ ΕΠΙΜΕΛΕΙΑ

**Δ. ΣΟΥΝΤΡΗΣ**

Επ. Καθηγητής, Ε.Μ.Π.

**Κ. ΠΕΚΜΕΣΤΖΗ**

Καθηγητής, Ε.Μ.Π.

**Κ. ΓΚΟΥΤΗΣ**

Καθηγητής, Παν. Πατρών



ΑΘΗΝΑ 2011

**Τίτλος πρωτότυπου:**

CMOS VLSI Design  
A Circuits and Systems Perspective - Fourth Edition  
ISBN-13: 978-0-321-54774-3  
ISBN-10: 0-321-54774-8

Copyright © 2011, 2005, 1993, 1985 Pearson Education, Inc., υπό την αιγίδα των εκδόσεων Addison-Wesley.

Με την επιφύλαξη παντός δικαιώματος.

Φωτογραφία εξωφύλλου: Χορηγία του Nick Knuppfer της Intel Corporation. Copyright © 2009 Intel Corporation. Με την επιφύλαξη παντός δικαιώματος.

Πληροφορίες και ευχαριστίες για όλες τις πηγές που μας παρείχαν (κατόπιν αδείας) υλικό, το οποίο αναπαράγεται στο παρόν βιβλίο, περιλαμβάνονται τόσο στα σχετικά σημεία της ύλης όσο και στη σελίδα 838.

Τα διακριτικά στοιχεία που χρησιμοποιούν διάφορες εταιρείες κατασκευής και εμπορίας για τα προϊόντα τους φέρονται ως εμπορικά σήματα. Όπου εμφανίζονται τέτοια διακριτικά στοιχεία στο βιβλίο (και ο εκδοτικός οίκος ήταν ενήμερος για την ύπαρξη ή διεκδίκηση εμπορικού σήματος), αναγράφονται με κεφαλαίο τον αρχικό χαρακτήρα, ή με όλους τους χαρακτήρες κεφαλαίους.

**Αποκλειστικότητα για την ελληνική γλώσσα:**



Λεωφ. Κηφισού 46β  
104 42 Αθήνα  
Τηλ.: 210 3323300  
Fax: 210 3848254  
<http://www.papasotiriou.gr>  
email: publish@papasotiriou.gr

**ISBN: 978-960-7182-67-8**

Υπεύθυνος έκδοσης: Παναγιώτης Ασωνίτης

Επιμέλεια: Ελένη Γκαγκάτσιου

Σχεδιασμός εξωφύλλου: Ελένη Παπαθανασίου

Σελιδοποίηση: Κωνσταντίνος Καλαϊτζής

Εκτύπωση: Χ. Αγγελόπουλος & ΣΙΑ Ε.Ε.

Βιβλιοδεσία: Στάμου Εκδόσεις - Γραφικές Τέχνες ΕΠΕ

Με την επιφύλαξη παντός δικαιώματος. Δεν επιτρέπεται η αναπαραγωγή κανενός τμήματος αυτής της έκδοσης, σε οποιαδήποτε μορφή, ή με τη χρήση ηλεκτρονικών ή μηχανικών μέσων, συμπεριλαμβανομένων συστημάτων αποθήκευσης και ανάκτησης πληροφοριών, χωρίς την έγγραφη άδεια του εκδότη, παρά μόνο από επιμελητές ή βιβλιοκρίτικους, οι οποίοι μπορούν να αναφέρουν σύντομα αποσπάσματα σε εργασίες τους.

Αφιερώνεται στους Avril, Melissa, Tamara, Nicky, Jocelyn, Makayla, Emily, Danika, Dan και Simon

N. W.

Αφιερώνεται στους Jennifer, Samuel και Abraham

D. M. H.

# Περιεχόμενα

Πρόλογος ..... xxiii

## Κεφάλαιο 1 Εισαγωγή

1.1	Σύντομη Ιστορική Αναδρομή .....	1
1.2	Μια Πρώτη Ματιά .....	6
1.3	Τρανζίστορ MOS.....	6
1.4	Λογική CMOS .....	8
1.4.1	Ο Αντιστροφέας.....	9
1.4.2	Η Πύλη NAND .....	9
1.4.3	Λογικές Πύλες CMOS.....	9
1.4.4	Η Πύλη NOR .....	10
1.4.5	Σύνθετες Πύλες.....	11
1.4.6	Τρανζίστορ Περάσματος και Πύλες Μετάδοσης.....	12
1.4.7	Τρισταθή Στοιχεία .....	14
1.4.8	Πολυπλέκτες .....	15
1.4.9	Ακολουθιακά Κυκλώματα .....	16
1.5	Φυσική Σχεδίαση και Κατασκευή CMOS.....	19
1.5.1	Εγκάρσια Τομή Αντιστροφέα .....	19
1.5.2	Η Διαδικασία Κατασκευής.....	20
1.5.3	Κανόνες Φυσικής Σχεδίασης .....	24
1.5.4	Φυσικό Σχέδιο Πύλης .....	27
1.5.5	Συμβολικά Διαγράμματα .....	28
1.6	Επιμερισμός της Σχεδίασης .....	29
1.6.1	Αφαιρετικά Επίπεδα της Διαδικασίας Σχεδίασης .....	30
1.6.2	Δομημένη Σχεδίαση .....	31
1.6.3	Πεδία: Συμπεριφοράς, Δομικό και Φυσικό .....	31
1.7	Παράδειγμα: Ένα Απλός Μικροεπεξεργαστής MIPS.....	33
1.7.1	Η Αρχιτεκτονική MIPS .....	33
1.7.2	Μικροαρχιτεκτονική MIPS πολλαπλών κύκλων.....	34
1.8	Λογική Σχεδίαση .....	38
1.8.1	Διεπιφές Κορυφαίου Επιπέδου .....	38
1.8.2	Διάγραμμα Βαθμίδων .....	38
1.8.3	Ιεραρχία.....	40
1.8.4	Γλώσσες Περιγραφής Υλικού .....	40
1.9	Σχεδίαση Κυκλώματος.....	42

1.10	Φυσική Σχεδίαση.....	45
1.10.1	Χωροθέτηση .....	45
1.10.2	Τυποποιημένα Κύτταρα .....	48
1.10.3	Ταιριασμά Βημάτων Απόστασης .....	49
1.10.4	Κάτοψη Φέτας .....	50
1.10.5	Δομές Προγραμματιζόμενης Λογικής .....	51
1.10.6	Εκτίμηση Επιφάνειας .....	51
1.11	Επαλήθευση Σχεδίασης .....	53
1.12	Κατασκευή, Συσκευασία και Δοκιμή .....	53
	Σύνοψη του Κεφαλαίου .....	55
	Ασκήσεις .....	57

## Κεφάλαιο 2 Θεωρία Τρανζίστορ MOS

2.1	Εισαγωγή .....	61
2.2	Ιδανικές Χαρακτηριστικές I-V.....	64
2.3	Χαρακτηριστικές C-V .....	68
2.3.1	Απλά Μοντέλα Χωρητικότητας MOS .....	68
2.3.2	Λεπτομερές Μοντέλο Χωρητικότητας Πύλης MOS .....	70
2.3.3	Λεπτομερές Μοντέλο Χωρητικότητας Διάχυσης MOS.....	72
2.4	Μη Ιδανικά Φαινόμενα I-V .....	74
2.4.1	Κορεσμός Ταχύτητας και Υποβάθμιση Ευκινησίας.....	75
2.4.2	Διαμόρφωση Μήκους Καναλιού .....	78
2.4.3	Επιδράσεις της Τάσης Κατωφλίου .....	79
2.4.4	Διαρροές .....	80
2.4.5	Εξάρτηση από τη Θερμοκρασία.....	85
2.4.6	Εξάρτηση από τη Γεωμετρία.....	86
2.4.7	Σύνοψη .....	86
2.5	Χαρακτηριστικές Μεταφοράς DC .....	87
2.5.1	Χαρακτηριστικές DC Στατικού Αντιστροφέα CMOS .....	87
2.5.2	Επιδράσεις του Λόγου Παραμέτρων $\beta$ .....	89
2.5.3	Περιθώριο Θορύβου.....	91
2.5.4	Χαρακτηριστικές DC Τρανζίστορ Περάσματος .....	92
2.6	Κίνδυνοι και πλάνες .....	93
	Σύνοψη του Κεφαλαίου .....	94
	Ασκήσεις .....	95

## Κεφάλαιο 3 Τεχνολογία Κατασκευής CMOS

3.1	Εισαγωγή .....	99
3.2	Τεχνολογίες Κατασκευής CMOS .....	100
3.2.1	Σχηματισμός Δισκίου .....	100

3.2.2	Φωτολιθογραφία .....	101
3.2.3	Σχηματισμός του Πηγαδιού και του Καναλιού .....	103
3.2.4	Διοξείδιο του Πυριτίου ( $SiO_2$ ) .....	105
3.2.5	Μόνωση .....	106
3.2.6	Οξείδιο Πύλης .....	107
3.2.7	Σχηματισμός Πύλης και Πηγής/Υποδοχής.....	108
3.2.8	Επαφές και Επιμετάλλωση.....	110
3.2.9	Αδρανοποίηση .....	112
3.2.10	Μετρολογία .....	112
3.3	Κανόνες Φυσικού Σχεδίου.....	113
3.3.1	Υπόβαθρο Κανόνων Σχεδίασης.....	113
3.3.2	Γραμμή Χάραξης και Άλλες Δομές.....	116
3.3.3	Κλιμακούμενοι Κανόνες Σχεδίασης MOSIS .....	117
3.3.4	Κανόνες Σχεδίασης σε Μικρομετρική Κλίμακα .....	118
3.4	Βελτιώσεις της Τεχνολογίας Κατασκευής CMOS .....	119
3.4.1	Τρανζίστορ.....	119
3.4.2	Διασύνδεση .....	122
3.4.3	Στοιχεία Κυκλωμάτων.....	124
3.4.4	Πέραν των Συμβατικών CMOS .....	129
3.5	Θέματα CAD Σχετιζόμενα με την Τεχνολογία.....	130
3.5.1	Ελεγχός Κανόνων Σχεδίασης.....	131
3.5.2	Εξαγωγή Κυκλώματος .....	132
3.6	Κατασκευαστικά Ζητήματα .....	133
3.6.1	Κανόνες Κεραίας.....	133
3.6.2	Κανόνες Πυκνότητας Στρώσης .....	134
3.6.3	Κανόνες Βελτίωσης της Ανάλυσης .....	134
3.6.4	Κανόνες για Εγκοπές Μετάλλου .....	135
3.6.5	Οδηγίες για τη Βελτίωση της Απόδοσης Παραγωγής.....	135
3.8	Σύντομη Ιστορική Αναδρομή .....	137
	Σύνοψη του Κεφαλαίου .....	139
	Ασκήσεις .....	139

## Κεφάλαιο 4 Καθυστέρηση

4.1	Εισαγωγή.....	141
4.1.1	Ορισμοί .....	141
4.1.2	Βελτιστοποίηση Χρονισμού .....	142
4.2	Μεταβατική Απόκριση .....	143
4.3	Μοντέλο Καθυστέρησης RC .....	146
4.3.1	Ενεργή Αντίσταση .....	146
4.3.2	Χωρητικότητα Πύλης και Διάχυσης .....	147
4.3.3	Ισοδύναμα RC Κυκλώματα .....	147
4.3.4	Μεταβατική Απόκριση .....	148

4.3.5	Καθυστέρηση Elmore .....	150
4.3.6	Εξάρτηση του Φυσικού Σχεδίου από τη Χωρητικότητα .....	153
4.3.7	Καθορισμός της Ενεργής Αντίστασης.....	154
4.4	Το Μοντέλο Γραμμικής Καθυστέρησης.....	155
4.4.1	Λογικός Φόρτος .....	156
4.4.2	Παρασιτική Καθυστέρηση .....	156
4.4.3	Καθυστέρηση σε μια Λογική Πύλη .....	158
4.4.4	Οδήγηση .....	159
4.4.5	Εύρεση του Λογικού Φόρτου από τα Φύλλα Δεδομένων .....	159
4.4.6	Περιορισμοί του Μοντέλου Γραμμικής Καθυστέρησης .....	160
4.5	Λογικός Φόρτος Μονοπατιού .....	163
4.5.1	Καθυστέρηση σε Δίκτυα Λογικής Πολλών Σταδίων .....	163
4.5.2	Επιλογή του Βέλτιστου Αριθμού Σταδίων .....	166
4.5.3	Παράδειγμα .....	168
4.5.4	Σύνοψη και Παρατηρήσεις .....	169
4.5.5	Περιορισμοί της Μεθόδου Λογικού Φόρτου .....	171
4.5.6	Επαναληπτικές Λύσεις για την Επιλογή Μεγεθών .....	171
4.6	Μοντέλα Καθυστέρησης για Ανάλυση Χρονισμού .....	173
4.6.1	Γραμμικό, Βασιζόμενο σε Κλίσεις Μοντέλο .....	173
4.6.2	Μη-Γραμμικό Μοντέλο Καθυστέρησης .....	174
4.6.3	Μοντέλο Πηγής Ρεύματος .....	174
4.8	Σύντομη Ιστορική Αναδρομή .....	175
	Σύνοψη του Κεφαλαίου .....	176
	Ασκήσεις.....	176

## Κεφάλαιο 5 Ισχύς

5.1	Εισαγωγή.....	181
5.1.1	Ορισμοί .....	182
5.1.2	Παραδείγματα .....	182
5.1.3	Πηγές Κατανάλωσης Ισχός.....	184
5.2	Δυναμική Ισχύς .....	185
5.2.1	Παράγοντας Μεταγωγής .....	186
5.2.2	Χωρητικότητα .....	188
5.2.3	Τάση .....	190
5.2.4	Συχνότητα .....	193
5.2.5	Ρεύμα Βραχυκύλωσης .....	193
5.2.6	Κυκλώματα Συντονισμού .....	193
5.3	Στατική Ισχύς .....	194
5.3.1	Πηγές Στατικής Ισχύος .....	194
5.3.2	Έλεγχος της Τροφοδοσίας Μέσω Πύλης (Power Gating).....	197
5.3.3	Πολλαπλές Τάσεις Κατωφλίου και Πάχη Οξειδίου .....	199

5.3.4	Μεταβλητή Τάση Κατωφλίου .....	199
5.3.5	Έλεγχος με Διάνυσμα Εισόδου .....	200
5.4	Βελτιστοποίηση Ενέργειας-Καθυστέρησης.....	200
5.4.1	Ελάχιστη Ενέργεια .....	201
5.4.2	Ελάχιστο Γινόμενο Ενέργειας-Καθυστέρησης .....	203
5.4.3	Ελάχιστη Ενέργεια υπό Δεδομένο Περιορισμό Καθυστέρησης .....	203
5.5	Αρχιτεκτονικές Χαμηλής Κατανάλωσης Ισχύος .....	204
5.5.1	Μικροαρχιτεκτονική .....	204
5.5.2	Παραλληλισμός και Διοχέτευση .....	204
5.5.3	Καταστάσεις Διαχείρισης Ισχύος .....	205
5.7	Σύντομη Ιστορική Αναδρομή .....	207
	Σύνοψη του Κεφαλαίου .....	209
	Ασκήσεις .....	209

## Κεφάλαιο 6 Διασύνδεση

6.1	Εισαγωγή .....	211
6.1.1	Γεωμετρία των Αγωγών .....	211
6.1.2	Παράδειγμα: Σωροί Μετάλλου της Intel .....	212
6.2	Μοντελοποίηση της Διασύνδεσης .....	213
6.2.1	Αντίσταση .....	214
6.2.2	Χωρητικότητα .....	215
6.2.3	Αυτεπαγωγή .....	218
6.2.4	Φαινόμενο «Επιδερμίδας» .....	219
6.2.5	Εξάρτηση από τη Θερμοκρασία .....	220
6.3	Επιδράσεις της Διασύνδεσης .....	220
6.3.1	Καθυστέρηση .....	220
6.3.2	Ενέργεια .....	222
6.3.3	Συνακρόση (Crosstalk) .....	222
6.3.4	Επιδράσεις της Αυτεπαγωγής .....	224
6.3.5	Μια Παρένθετη Σχετική με την Ενεργή Αντίσταση και την Καθυστέρηση Elmore .....	227
6.4	Σχεδίαση των Αγωγών Διασύνδεσης .....	229
6.4.1	Πλάτος, Απόσταση και Χρήση Στρώσεων .....	229
6.4.2	Επαναλήπτες .....	230
6.4.3	Έλεγχος της Συνακρόσης .....	232
6.4.4	Σηματοδοσία Χαμηλού Περιθώριου Μεταβολής Σήματος .....	234
6.4.5	Ενισχυτές .....	236
6.5	Λογικός Φόρτος και Αγωγοί .....	236
	Σύνοψη του Κεφαλαίου .....	238
	Ασκήσεις .....	238

## Κεφάλαιο 7 Ζητήματα Ευρωστίας και Αξιοπιστίας

7.1	Εισαγωγή .....	241
7.2	Μεταβλητότητα και Διακυμάνσεις.....	241
7.2.1	Τάση Τροφοδοσίας .....	242
7.2.2	Θερμοκρασία .....	242
7.2.3	Κατασκευαστικές Διακυμάνσεις .....	243
7.2.4	Σχεδιαστικές Γωνίες.....	244
7.3	Αξιοπιστία .....	246
7.3.1	Η Ορολογία της Αξιοπιστίας .....	246
7.3.2	Φθορά Οξειδίου .....	247
7.3.3	Φθορά των Αγωγών Διασύνδεσης .....	249
7.3.4	Τυχαία/Παροδικά Σφάλματα .....	251
7.3.5	Αστοχία λόγω Υπέρτασης .....	252
7.3.6	Μανδάλωση.....	253
7.4	Κλιμάκωση .....	254
7.4.1	Κλιμάκωση των Τρανζίστορ .....	255
7.4.2	Κλιμάκωση της Διασύνδεσης .....	257
7.4.3	Διεθνής Τεχνολογικός Οδικός Χάρτης για Ημιαγωγούς .....	258
7.4.4	Επιδράσεις στη Σχεδίαση Συστημάτων .....	259
7.5	Στατιστική Ανάλυση των Διακυμάνσεων .....	263
7.5.1	Ιδιότητες Τυχαίων Μεταβλητών .....	263
7.5.2	Πηγές Διακυμάνσεων .....	266
7.5.3	Επιδράσεις των Διακυμάνσεων .....	269
7.6	Σχεδίαση με Ανοχή στις Διακυμάνσεις .....	274
7.6.1	Προσαρμοστικός Έλεγχος .....	275
7.6.2	Ανοχή σε Βλάβες .....	275
7.8	Σύντομη Ιστορική Αναδρομή .....	278
	Σύνοψη του Κεφαλαίου .....	284
	Ασκήσεις .....	284

## Κεφάλαιο 8 Προσομοίωση

8.1	Εισαγωγή .....	287
8.2	Εισαγωγή στο SPICE .....	288
8.2.1	Πηγές και Παθητικά Στοιχεία.....	288
8.2.2	DC Ανάλυση Τρανζίστορ .....	292
8.2.3	Ανάλυση Μεταβατικής Κατάστασης Αντιστροφέα .....	292
8.2.4	Υποκυλώματα και Μετρήσεις .....	294
8.2.5	Βελτιστοποίηση.....	296
8.2.6	Άλλες Εντολές του HSPICE .....	298

8.3	Μοντέλα Στοιχείων.....	298
8.3.1	Μοντέλα Επιπέδου 1.....	299
8.3.2	Μοντέλα Επιπέδου 2 και 3.....	300
8.3.3	Μοντέλα BSIM.....	300
8.3.4	Μοντέλα Χωρητικότητας Διάχυσης .....	300
8.3.5	Σχεδιαστικές Γωνίες.....	302
8.4	Χαρακτηρισμός Στοιχείων.....	303
8.4.1	Χαρακτηριστικές I-V .....	303
8.4.2	Τάση Κατωφλίου .....	306
8.4.3	Χωρητικότητα Πόλης .....	308
8.4.4	Παρασιτική Χωρητικότητα .....	308
8.4.5	Ενέργη Αντίσταση .....	310
8.4.6	Σύγκριση Τεχνολογιών Κατασκευής .....	311
8.4.7	Ευαισθησία στις Κατασκευαστικές & Περιβαλλοντικές Συνθήκες.....	313
8.5	Χαρακτηρισμός Κυκλωμάτων .....	313
8.5.1	Προσομοίωσις Μονοπατιού .....	313
8.5.2	Χαρακτηριστικές Μεταφοράς DC .....	315
8.5.3	Λογικός Φόρτος .....	315
8.5.4	Ισχύς και Ενέργεια .....	318
8.5.5	Προσομοίωση Ασυμμετριών .....	319
8.5.6	Προσομοίωση Monte Carlo .....	319
8.6	Προσομοίωση Διασύνδεσης .....	319
	Σύνοψη του Κεφαλαίου .....	324
	Ασκήσεις .....	325

## Κεφάλαιο 9 Σχεδίαση Συνδυαστικών Κυκλωμάτων

9.1	Εισαγωγή .....	327
9.2	Οικογένειες Κυκλωμάτων .....	328
9.2.1	Στατικά Κυκλώματα CMOS .....	329
9.2.2	Κυκλώματα Βασιζόμενα σε Λόγο Διαστάσεων .....	334
9.2.3	Διαδοχική Λογική Διακοπτικής Τάσης .....	339
9.2.4	Δυναμικά Κυκλώματα .....	339
9.2.5	Κυκλώματα με Τρανζίστορ Περάσματος .....	349
9.3	Κίνδυνοι Κυκλωμάτων .....	354
9.3.1	Πτώσεις Τάσης Κατωφλίου .....	355
9.3.2	Προβλήματα με Λόγους Διαστάσεων .....	355
9.3.3	Διαρροές .....	356
9.3.4	Διαμοιρασμός Φορτίου .....	356
9.3.5	Θόρυβος στη Γραμμή Τροφοδοσίας .....	356
9.3.6	Καυτές Περιοχές .....	357
9.3.7	Έγχυση Φορέων Μειονότητας .....	357

9.3.8	Σύζευξη με Πίσω Πύλη.....	358
9.3.9	Ευαισθησία Εισόδου Διάχυσης στο Θόρυβο.....	358
9.3.10	Ευαισθησία στις Συνθήκες της Κατασκευαστικής Διαδικασίας.....	358
9.3.11	Παράδειγμα: Προϋπολογισμός Θορύβου για Λεγική Domino .....	359
 9.4	Άλλες Οικογένειες Κυκλωμάτων .....	360
9.5	Σχεδίαση Κυκλωμάτων SOI .....	360
9.5.1	Τάση Αιωρούμενου Υποστρώματος .....	361
9.5.2	Πλεονεκτήματα της Τεχνολογίας SOI.....	362
9.5.3	Μειονεκτήματα της Τεχνολογίας SOI.....	362
9.5.4	Επιπτώσεις της Τεχνολογίας SOI στα Στιλ Κυκλωμάτων .....	363
9.5.5	Σύνοψη .....	364
9.6	Σχεδίαση Κυκλωμάτων για Λειτουργία στην Περιοχή Υποκατωφλίου .....	364
9.6.1	Διαστάσεις Τρανζίστορ .....	365
9.6.2	Επιλογή Πύλης .....	365
9.8	Σύντομη Ιστορική Αναδρομή .....	367
	Σύνοψη του Κεφαλαίου .....	369
	Ασκήσεις .....	370

## Κεφάλαιο 10 Σχεδίαση Ακολουθιακών Κυκλωμάτων

10.1	Εισαγωγή.....	375
10.2	Υλοποίηση Ακολουθιακών Δομών σε Στατικά Κυκλώματα.....	376
10.2.1	Μέθοδοι Δημιουργίας Ακολουθιακών Δομών Συνδυαστικής Λογικής .....	376
10.2.2	Περιορισμοί Μέγιστης Καθυστέρησης.....	379
10.2.3	Περιορισμοί Ελάχιστης Καθυστέρησης .....	383
10.2.4	Δανεισμός Χρόνου .....	386
10.2.5	Χρονική Απόκλιση Ρολογιού .....	389
10.3	Σχεδίαση Κυκλωμάτων για Μανδαλωτές και Flip-Flop .....	391
10.3.1	Συμβατικοί Μανδαλωτές CMOS .....	392
10.3.2	Συμβατικά CMOS Flip-Flop.....	393
10.3.3	Παλμικοί Μανδαλωτές .....	395
10.3.4	Μανδαλωτές και Flip-Flop με Επαναφορά .....	396
10.3.5	Μανδαλωτές και Flip-Flop με Επίτρεψη .....	397
10.3.6	Ενσωμάτωση Λογικής σε Μανδαλωτές.....	398
10.3.7	Ημι-Δυναμικό Flip-Flop Klass .....	399
10.3.8	Διαφορικά Flip-Flop.....	399
10.3.9	Διπλά Ακμοπυροδότητο Flip-Flop .....	400
10.3.10	Flip-Flop με Ενίσχυση Κατά της Ακτινοβολίας .....	401
10.3.11	Μανδαλωτές και Flip-Flop Μονής Φάσης Ρολογιού (True Single-Phase-Clock, TSPC).....	402
10.4	Μεθοδολογία Υλοποίησης Στοιχείων Στατικής Ακολουθίας .....	402
10.4.1	Επιλογή Στοιχείων .....	403
10.4.2	Σχεδίαση Ακολουθιακών Δομών Χαμηλής Κατανάλωσης Ισχύος .....	405

10.4.3	Καταχωρητές Διατήρησης Κατάστασης .....	408
10.4.4	Flip-flop Μετατροπής Στάθμης.....	408
10.4.5	Σχεδιαστικό Περιθώριο και Προσαρμοστικά Ακολουθιακά Στοιχεία .....	409
10.4.6	Τύποι Χρονισμών Διπλής Φάσης .....	411
 10.5	Ακολουθιακή Λογική σε Δυναμικά Κυκλώματα .....	411
10.6	Συγχρονιστές .....	411
10.6.1	Μετασταθερότητα .....	412
10.6.2	Ένας Απλός Συγχρονιστής .....	415
10.6.3	Επικοινωνία Μεταξύ Επικρατείων με Ασύγχρονα Ρολόγια .....	416
10.6.4	Κοινά Σφάλματα σε Κυκλώματα Συγχρονιστών .....	417
10.6.5	Διαιτητές.....	419
10.6.6	Βαθμοί Συγχρονίας.....	419
10.7	Κυματική Διαδοχική Διοχέτευση.....	420
10.9	Μελέτη Εφαρμογής: Μεθοδολογίες Ακολουθιακής Λογικής στους Pentium 4 και Itanium 2 .....	423
	Σύνοψη του Κεφαλαίου .....	423
	Ασκήσεις .....	425

## Κεφάλαιο 11 Υποσυστήματα Χειριστών Δεδομένων

11.1	Εισαγωγή.....	429
11.2	Πρόσθεση/Αφαίρεση .....	429
11.2.1	Πρόσθεση Μεμονωμένων Bit .....	430
11.2.2	Πρόσθεση με Διάδοση Κρατουμένου .....	434
11.2.3	Αφαίρεση .....	458
11.2.4	Πρόσθεση Πολλαπλών Εισόδων .....	458
11.2.5	Αθροιστές Προθέματος με Σήμανση .....	459
11.3	Ανιχνευτές 1/0 .....	461
11.4	Συγκριτές .....	462
11.4.1	Συγκριτής Μεγέθους .....	462
11.4.2	Συγκριτής Ισότητας .....	462
11.4.3	Συγκριτής $K = A+B$ .....	463
11.5	Μετρητές .....	463
11.5.1	Δυαδικοί Μετρητές .....	464
11.5.2	Γρήγοροι Δυαδικοί Μετρητές .....	465
11.5.3	Μετρητές Δακτυλίου και Johnson .....	466
11.5.4	Καταχωρητές Ολισθησης Γραμμικής Ανατροφοδότησης .....	466
11.6	Λειτουργίες Λογικής Boole .....	468
11.7	Κωδικοποίηση .....	468
11.7.1	Ισοτιμία .....	468
11.7.2	Κώδικες Διόρθωσης Σφαλμάτων .....	468
11.7.3	Κώδικες Gray .....	470
11.7.4	Κυκλωματικές Μορφές XOR/XNOR .....	471

11.8	Ολισθητές .....	472
11.8.1	Ολισθητής Χοάνης .....	473
11.8.2	Περιστροφικός Ολισθητής .....	475
11.8.3	Εναλλακτικές Λειτουργίες Ολισθητής .....	476
11.9	Πολλαπλασιασμός .....	476
11.9.1	Πίνακας Πολλαπλασιασμού Μη-Προσημασμένων Αριθμών .....	478
11.9.2	Πίνακας Πολλαπλασιασμού σε Συμπλήρωμα ως προς 2 .....	479
11.9.3	Κωδικοποίηση Booth .....	480
11.9.4	Πρόσθεση Στηλών .....	485
11.9.5	Τελική πρόσθεση .....	489
11.9.6	Συγχωνευμένη Μονάδα Πολλαπλασιασμού-Πρόσθεσης .....	490
11.9.7	Σειριακός Πολλαπλασιασμός .....	490
11.9.8	Σύνοψη .....	490
11.10	Υπολογισμοί Παράλληλου Προθέματος .....	491
	Σύνοψη του Κεφαλαίου .....	494
	Ασκήσεις .....	494

## Κεφάλαιο 12 Υποσυστήματα Διατάξεων

12.1	Εισαγωγή.....	497
12.2	Στατική μνήμη (SRAM) .....	498
12.2.1	Κύτταρα SRAM .....	499
12.2.2	Το Κύκλωμα για τις Γραμμές της Διάταξης .....	506
12.2.3	Το Κύκλωμα για τις Στήλες .....	510
12.2.4	Πολύθυρες SRAM και Αρχεία Καταχωρητών .....	514
12.2.5	Μεγάλες SRAM .....	515
12.2.6	SRAM Χαμηλής Κατανάλωσης Ισχύος .....	517
12.2.7	Καθυστέρηση και Κατανάλωση Επιφάνειας/Ισχύος Μνημών RAM και Αρχείων Καταχωρητών .....	520
12.3	DRAM .....	522
12.3.1	Αρχιτεκτονικές Υποδιατάξεων .....	523
12.3.2	Το Κύκλωμα Στήλης .....	525
12.3.3	Ενσωματωμένη DRAM .....	526
12.4	Μνήμη Μόνο Ανάγνωσης (ROM) .....	527
12.4.1	Προγραμματιζόμενες ROM .....	529
12.4.2	Μνήμες NAND ROM .....	530
12.4.3	Μνήμες Flash .....	531
12.5	Μνήμες Σειριακής Προσπέλασης .....	533
12.5.1	Καταχωρητές Ολισθητής .....	533
12.5.2	Ουρές (FIFO, LIFO) .....	533
12.6	Διευθυνσιοδοτούμενες από το Περιεχόμενο Μνήμες .....	535
12.7	Προγραμματιζόμενες Διατάξεις Λογικής .....	537

12.8	Σχεδίαση Αξιόπιστων Μνημών .....	541
12.8.1	Πλεονασμός .....	541
12.8.2	Κώδικες Διόρθωσης Σφαλμάτων .....	543
12.8.3	Προστασία από Ακτινοβολία .....	543
12.9	Σύντομη Ιστορική Αναδρομή .....	544
	Σύνοψη του Κεφαλαίου .....	545
	Ασκήσεις .....	546

## Κεφάλαιο 13 Υποσυστήματα Ειδικού Σκοπού

13.1	Εισαγωγή .....	549
13.2	Συσκευασία και Ψύξη .....	549
13.2.1	Επιλογές Συσκευασίας .....	549
13.2.2	Διασυνδέσεις Ολοκληρωμένου με Συσκευασία .....	551
13.2.3	Παρασιτικές Συσκευασίας .....	552
13.2.4	Εκπομπή και Απαγωγή Θερμότητας .....	552
13.2.5	Αισθητήρες Θερμοκρασίας .....	553
13.3	Διανομή Ισχύος .....	555
13.3.1	Δίκτυο Διανομής Ισχύος Εντός του Ολοκληρωμένου .....	556
13.3.2	Πτώσεις IR .....	557
13.3.3	Θόρυβος $L di/dt$ .....	558
13.3.4	Χωρητικότητα Παράκαμψης Εντός Ολοκληρωμένου .....	559
13.3.5	Μοντελοποίηση Δικτύου Ισχύος .....	560
13.3.6	Φιλτράρισμα Τροφοδοσίας Ισχύος .....	564
13.3.7	Αντλίες Φορτίου .....	564
13.3.8	Θόρυβος Υποστρώματος .....	565
13.3.9	Αναζήτηση Ενέργειας .....	565
13.4	Ρολόγια .....	566
13.4.1	Ορισμοί .....	566
13.4.2	Αρχιτεκτονική Συστήματος Ρολογιού .....	568
13.4.3	Δημιουργία Γενικού Ρολογιού .....	569
13.4.4	Διανομή Γενικού Ρολογιού .....	571
13.4.5	Τοπικά Κυκλώματα Πόλης Ρολογιού .....	575
13.4.6	Προϋπολογισμοί Απόκλισης Ρολογιού .....	577
13.4.7	Προσαρμοστική Διόρθωση Απόκλισης .....	579
13.5	PLL & DLL: Βρόχοι Κλειδωμένης Φάσης & Καθυστέρησης .....	580
13.5.1	Βρόχοι PLL .....	580
13.5.2	Βρόχοι DLL .....	587
13.5.3	Κίνδυνοι και Παγίδες .....	589
13.6	Είσοδος/Εξόδος .....	590
13.6.1	Βασικά Κυκλώματα Ενισχυτών/Υποβαθμιστών E/E .....	591
13.6.2	Προστασία από Ηλεκτροστατική Εκφόρτιση .....	593
13.6.3	Παράδειγμα: Ενισχυτές/Υποβαθμιστές E/E της MOSIS .....	594
13.6.4	Κυκλώματα E/E Μεικτής Τάσης .....	596

13.7	Συνδέσεις Υψηλής Ταχύτητας .....	597
13.7.1	Κανάλια E/E Υψηλής Ταχύτητας .....	597
13.7.2	Θόρυβος Καναλιού και Παρεμβολή .....	600
13.7.3	Πομποί και Δέκτες Υψηλής Ταχύτητας .....	601
13.7.4	Σύγχρονη Μετάδοση Δεδομένων .....	606
13.7.5	Αποκατάσταση Ρολογιού σε Συγχρονισμένα με την Πηγή Συστήματα .....	606
13.7.6	Αποκατάσταση Ρολογιού σε Μεσόχρονα Συστήματα .....	608
13.7.7	Αποκατάσταση Ρολογιού σε Πλησιόχρονα Συστήματα .....	610
13.8	Κυκλώματα Παραγωγής Τυχαίων Δεδομένων .....	610
13.8.1	Γεννήτριες Πραγματικά Τυχαίων Αριθμών .....	610
13.8.2	Ταυτοποίηση Ολοκληρωμένου .....	611
	Σύνοψη του Κεφαλαίου .....	613
	Ασκήσεις .....	614

## Κεφάλαιο 14 Εργαλεία και Μεθοδολογίες Σχεδίασης

14.1	Εισαγωγή .....	615
14.2	Στρατηγικές Δομημένης Σχεδίασης .....	617
14.2.1	Παράδειγμα Συστήματος: Πομποδέκτης Υλοποιημένος με Λογισμικό .....	618
14.2.2	Ιεραρχία .....	620
14.2.3	Κανονικότητα .....	623
14.2.4	Τμηματοποίηση .....	625
14.2.5	Τοπικότητα .....	626
14.2.6	Σύνοψη .....	627
14.3	Μέθοδοι Σχεδίασης .....	627
14.3.1	Μικροεπεξεργαστές/Επεξεργαστές DSP .....	627
14.3.2	Προγραμματιζόμενη Λογική .....	628
14.3.3	Διατάξεις Πυλών και Σχεδίαση Θάλασσας Πυλών .....	631
14.3.4	Σχεδίαση με Τυποποιημένα Κύτταρα .....	632
14.3.5	Πλήρως Εξειδικευμένη Σχεδίαση (σε Επίπεδο Τρανζίστορ) .....	634
14.3.6	Σχεδίαση Βάσει Πλατφόρμας - Σύστημα σε Ψηφίδα .....	635
14.3.7	Σύνοψη .....	636
14.4	Ροής Σχεδίασης .....	636
14.4.1	Ροή Σχεδίασης με Σύνθεση Συμπεριφοράς (Ροή Σχεδίασης ASIC) .....	638
14.4.2	Αυτοματοποιημένη Παραγωγή Φυσικού Σχεδίου .....	641
14.4.3	Ροή Σχεδίασης για Εφαρμογές Μεικτού Σήματος ή Εξειδικευμένες Εφαρμογές .....	645
14.5	Οικονομική Θεώρηση της Σχεδίασης .....	647
14.5.1	Εφάπαξ Κόστος Σχεδίασης .....	647
14.5.2	Επαναλαμβανόμενες Δαπάνες .....	649
14.5.3	Πλάγια Έξοδα .....	651
14.5.4	Χρονοδιάγραμμα .....	652
14.5.5	Ανθρώπινο Δυναμικό .....	653

14.5.6	Διαχείριση του Έργου .....	654
14.5.7	Επαναχρησιμοποίηση Σχεδίασης .....	654
14.6	Φόλλα Δεδομένων και Τεκμηρίωση .....	655
14.6.1	Συνοπτική Παρουσίαση .....	655
14.6.2	Περιγραφή των Ακίδων .....	656
14.6.3	Περιγραφή Λειτουργίας .....	656
14.6.4	Προδιαγραφές DC Λειτουργίας .....	656
14.6.5	Προδιαγραφές AC Λειτουργίας .....	656
14.6.6	Διάγραμμα Συσκευασίας .....	657
14.6.7	Εγχειρίδιο Αρχών Λειτουργίας .....	657
14.6.8	Εγχειρίδιο Χρήστη .....	657
14.7	Τεχνοτροπίες Φυσικής Σχεδίασης CMOS .....	657
	Ασκήσεις .....	657

## Κεφάλαιο 15 Δοκιμή, Αποσφαλμάτωση και Επαλήθευση

15.1	Εισαγωγή .....	659
15.1.1	Επαλήθευση Λογικής .....	660
15.1.2	Αποσφαλμάτωση .....	662
15.1.3	Δοκιμές Παραγωγής .....	664
15.2	Συσκευές, Εξαρτήματα και Προγράμματα Δοκιμής .....	666
15.2.1	Συσκευές και Εξαρτήματα Δοκιμής .....	666
15.2.2	Προγράμματα Δοκιμών .....	668
15.2.3	Χειριστές .....	669
15.3	Αρχές Λογικής Επαλήθευσης .....	670
15.3.1	Διανύσματα Δοκιμής .....	670
15.3.2	Προγράμματα Test Bench .....	671
15.3.3	Δοκιμές Εξάντλησης .....	671
15.3.4	Διαχείριση & Έλεγχος Εκδόσεων .....	672
15.3.5	Παρακολούθηση Σφαλμάτων .....	673
15.4	Αρχές Αποσφαλμάτωσης Υλικού .....	673
15.5	Αρχές Δοκιμών Παραγωγής .....	676
15.5.1	Μοντέλα Αστοχιών .....	677
15.5.2	Παρατηρησιμότητα .....	679
15.5.3	Ελεγχισμότητα .....	679
15.5.4	Επαναληψιμότητα .....	679
15.5.5	Επιβιωσιμότητα .....	679
15.5.6	Κάλυψη Λαθών .....	680
15.5.7	Αυτόματη Παραγωγή Διανύσματων Δοκιμής .....	680
15.5.8	Δοκιμή Λαθών Χρονισμού .....	680
15.6	Σχεδίαση για Ελεγχισμότητα .....	681
15.6.1	Δοκιμές ad hoc .....	681
15.6.2	Σχεδίαση για Ανίχνευση .....	682



15.6.3	Ενσωματωμένες Δομές Αυτο-Δοκιμής .....	684
15.6.4	Δοκιμή IDDQ .....	687
15.6.5	Σχεδίαση για Κατασκευασμότητα.....	687
15.7	Ανίχνευση Ορίων .....	688
15.8	Δοκιμές σε Πανεπιστημιακό Περιβάλλον .....	689
	Σύνοψη του Κεφαλαίου .....	697
	Ασκήσεις.....	697

## Παράρτημα A Γλώσσες Περιγραφής Hardware

A.1	Εισαγωγή .....	699
A.1.1	Λειτουργικές Μονάδες.....	700
A.1.2	Προσομοίωση και Σύνθεση .....	701
A.2	Συνδυαστική Λογική .....	702
A.2.1	Bitwise (Επιπέδου Bit) Τελεστές .....	702
A.2.2	Χρήση Σχολίων και Κενού Χώρου .....	703
A.2.3	Τελεστές Μείωσης .....	703
A.2.4	Ανάθεση Υπό Συνθήκη .....	704
A.2.5	Εσωτερικές Μεταβλητές .....	706
A.2.6	Προτεραιότητα και Άλλοι Τελεστές .....	708
A.2.7	Αριθμοί .....	708
A.2.8	Τα Ειδικά Σύμβολα Z και X .....	709
A.2.9	Ανάδευση Bit .....	711
A.2.10	Καθυστερήσεις .....	712
A.3	Μοντελοποίηση σε Επίπεδο Δομής .....	713
A.4	Ακολουθιακή Λογική .....	717
A.4.1	Καταχωρητές .....	717
A.4.2	Καταχωρητές με Δυνατότητα Επαναφοράς (Resettable).....	718
A.4.3	Καταχωρητές με Enable .....	719
A.4.4	Πολλαπλοί Καταχωρητές.....	720
A.4.5	Μανδαλωτές .....	721
A.4.6	Μετρητές .....	722
A.4.7	Καταχωρητές Ολισθησης .....	724
A.5	Συνδυαστική Λογική με Δηλώσεις Always/Process .....	724
A.5.1	Εντολές Case .....	726
A.5.2	Εντολές If .....	729
A.5.3	Η Casez της SystemVerilog .....	731
A.5.4	Κλειδωμένες και μη-Κλειδωμένες Αναθέσεις .....	731
A.6	Μηχανές Πεπερασμένων Καταστάσεων .....	735
A.6.1	Παράδειγμα FSM .....	735
A.6.2	Απαριθμηση Καταστάσεων .....	736
A.6.3	FSM με Εισόδους .....	738

A.7	Ιδιώματα Τόπων Δεδομένων .....	740
A.8	Παραμετροποιημένες Μονάδες .....	742
A.9	Μνήμη .....	745
A.9.1	RAM .....	745
A.9.2	Πολύθυρα Αρχεία Καταχωρητών .....	747
A.9.3	ROM .....	748
A.10	Προγράμματα Δοκιμής .....	749
A.11	Περιγραφές Netlist της SystemVerilog .....	754
A.12	Παράδειγμα: Ο Επεξεργαστής MIPS .....	755
A.12.1	Το Πρόγραμμα Testbench .....	756
A.12.2	SystemVerilog .....	757
A.12.3	VHDL .....	766
	Ασκήσεις .....	776
	<b>Βιβλιογραφικές Παραπομπές .....</b>	785
	<b>Ευρετήριο .....</b>	817

# Πρόλογος

Στις δυόμισι δεκαετίες που έχουν περάσει από την πρώτη έκδοση του παρόντος βιβλίου, η τεχνολογία CMOS κατέκτησε την επιφανέστερη θέση στη σχεδίαση σύγχρονων ηλεκτρονικών συστημάτων. Αποτέλεσε έναντιμα για την ευρύτατη διάδοση των συστημάτων ασύρματης επικοινωνίας, του Internet και των προσωπικών υπολογιστών. Καμιά άλλη εφεύρεση του ανθρώπου δεν γνώρισε τόσο ταχεία ανάπτυξη για τόσο παρατεταμένη χρονική περίοδο. Στα ολοκληρωμένα κυκλώματα τεχνολογίας αιχμής, τα πλήθη των τρανζίστορ και οι συχνότητες ρολογιού σημειώνουν αυξήσεις κατά πολλές τάξεις μεγέθους.

	1η Έκδοση	2η Έκδοση	3η Έκδοση	4η Έκδοση
Έτος	1985	1993	2004	2010
Πλήθος Τρανζίστορ	$10^5\text{--}10^6$	$10^6\text{--}10^7$	$10^8\text{--}10^9$	$10^9\text{--}10^{10}$
Συχνότητες Ρολογιού	$10^7$	$10^8$	$10^9$	$10^9$
Παγκόσμια Αγορά	\$25B	\$60B	\$170B	\$250B

Η παρούσα, τέταρτη κατά σειρά, έκδοση του βιβλίου είναι εκτενώς αναθεωρημένη και εμπλουτισμένη, ώστε να αντικατοπτρίζει με όσο το δυνατόν πληρέστερο τρόπο τις εξελίξεις που έλαβαν χώρα στον κόσμο των ολοκληρωμένων κυκλωμάτων την προηγούμενη εξαετία. Παρότι οι βασικές αρχές παραμένουν, σε μεγάλο βαθμό, ίδιες, η κατανάλωση ισχύος και οι διακυμάνσεις της κατασκευαστικής διαδικασίας αποτελούν πλέον δύο από τους πρωταρχικούς παράγοντες στη σχεδίαση ολοκληρωμένων. Για το λόγο αυτό, έχουμε αναδιοργανώσει την ύλη του βιβλίου με τρόπο ώστε να συνάδει με τη σπουδαιότητα αυτών των παραγόντων: καθυστέρηση, κατανάλωση ισχύος, διασύνδεση και ζητήματα ευρωστίας/αξιοποίησης. Επιπλέον, αλλάζαμε την αλληλουχία των κεφαλαίων με βάση τη σειρά με την οποία διδάσκουμε τη σχετική ύλη.

## Υποδείξεις για την Καλύτερη Αξιοποίηση του Βιβλίου

Η θεματολογία του βιβλίου εκτείνεται, σκοπίμως σε πολύ μεγαλύτερο εύρος και βάθος απ' όσο θα μπορούσε να καλύψει έναν εξαμηνιαίο κύκλο μαθημάτων. Είναι γραμμένο με τρόπο ώστε να υποστηρίζει άμεσα έναν πρώτο κύκλο μαθημάτων πάνω στο σχεδιασμό συστημάτων VLSI, αλλά ταυτόχρονα επαρκώς λεπτομερές και αναλυτικό ώστε να εξυπηρετεί ως αναφορά για τον επαγγελματία μηχανικό. Σας συντιστούμε να διαβάσετε τα θέματά του με την σειρά που ταιριάζει στις ανάγκες και τα ενδιαφέροντά σας. Το Κεφάλαιο 1 δίνει μια αρχική, εποπτική παρουσίαση ολόκληρου του πεδίου, ενώ τα επόμενα κεφάλαια αναπτύσσουν διεξοδικά συγκεκριμένα θέματα. Οι ενότητες που επισημαίνονται με το εικονίδιο «OPTIONAL» (όπως το βλέπετε εδώ, στο περιθώριο), δεν είναι απολύτως απαραίτητες για την κατανόηση των επόμενων ενοτήτων. Μπορείτε να τις παρακάμψετε κατά την πρώτη ανάγνωση και να επανέλθετε σ' αυτές αργότερα, όταν θα τις χρειαστείτε.

Καταβάλλαμε κάθε δυνατή προσπάθεια να συμπεριλάβουμε όσο το δυνατόν περισσότερα σχήματα, επειδή πιστεύουμε ότι μια εικόνα αξίζει πράγματι όσο χίλιες λέξεις, αλλά και ως έναν επιπλέον ερέθισμα για τη σκέψη σας. Όσον αφορά τα παραδείγματα που θα συναντήσετε σε όλη την έκταση του βιβλίου, σας συνιστούμε να τα μελετάτε μόνοι σας, πριν διαβάσετε τις λύσεις. Συμπεριλάβαμε επίσης εκτενή βιβλιο-



γραφία στο τέλος του βιβλίου, για δύσους αναγνώστες επιθυμούν να εμβαθύνουν περισσότερο σε συγκεκριμένα θέματα. Δίνουμε ιδιαίτερη έμφαση στις βέλτιστες πρακτικές που ακολουθούνται στη βιομηχανία των ημιαγωγών και επισημαίνουμε επίσης διάφορους κινδύνους και πλάνες που θα μπορούσαν να σας προβληματίσουν.

Οι κρίσεις και οι απόψεις μας αναφορικά με τις αρετές διάφορων κυκλωμάτων μπορεί να απωλέσουν την ορθότητα ή την επικαιρότητα τους καθώς εξελίσσεται η τεχνολογία και οι εφαρμογές: πιστεύουμε, όμως, ότι ένας συγγραφέας οφείλει να αναφέρει όλες εκείνες τις πληροφορίες που θεωρεί εύστοχες και σχετικές με το θέμα του έργου του.

## Συμπληρωματικά Βοηθήματα

Στον συνοδευτικό ιστότοπο του βιβλίου, [www.cmosvlsi.com](http://www.cmosvlsi.com), υπάρχουν διάφορα συμπληρωματικά βοηθήματα για τους ενδιαφερόμενους αναγνώστες. Συγκεκριμένα, τα βοηθήματα που απευθύνονται κυρίως σε σπουδαστές είναι:

- Ένα εγχειρίδιο με ασκήσεις εργαστηρίου που αφορούν τη σχεδίαση ενός 8-bit μικροεπεξεργαστή, η οποία παρουσιάζεται στο Κεφάλαιο 1.
- Μια συλλογή συνδέσμων προς χρήσιμες πηγές πληροφοριών για συστήματα VLSI, συμπεριλαμβανομένων εφαρμογών CAD ανοιχτού κώδικα και λιστών παραμέτρων για διάφορες τεχνολογίες κατασκευής.
- Ένα εγχειρίδιο, το οποίο περιλαμβάνει τις λύσεις για τις περιττά αριθμημένες ασκήσεις του βιβλίου.
- Συγκεκριμένες ενότητες ύλης διατίθενται σε ηλεκτρονική μορφή, σε μια προσπάθεια να κρατήσουμε σε λογικά επίπεδα το μέγεθος του βιβλίου. Αυτές οι ενότητες αναφέρονται επιγραμματικά στο βιβλίο και επισημαίνονται με το εικονίδιο «Web Enhanced» (το οποίο βλέπετε εδώ, στο περιθώριο).



Στα συμπληρωματικά βοηθήματα για καθηγητές περιλαμβάνονται τα ακόλουθα:

- Ένα δείγμα διδακτέας ύλης.
- Διαφάνειες διαλέξεων για έναν εισαγωγικό κύκλο μαθημάτων με θέμα τη σχεδίαση συστημάτων VLSI.
- Ένα «εγχειρίδιο καθηγητή» με λύσεις.

Τα παραπάνω υλικά έχουν δημιουργηθεί αποκλειστικά για τους καθηγητές που χρησιμοποιούν το βιβλίο στα μαθήματά τους. Για πληροφορίες σχετικά με το πώς μπορείτε να τα αποκτήσετε, παρακαλούμε επικοινωνήστε μαζί μας, στη διεύθυνση [computing@aw.com](mailto:computing@aw.com).

## Ευχαριστίες

Οφείλουμε ευγνωμοσύνη σε μια μεγάλη ομάδα ανθρώπων που συνέβαλλαν, με υποδείξεις, κριτικές και τεχνικές πληροφορίες, στο να γίνει καλύτερο αυτό το βιβλίο. Θα τους αναφέρουμε ονομαστικά, χωρίς να μακρηγορήσουμε: Bharadwaj “Birdy” Amrutur, Mark Anders, Adnan Aziz, Jacob Baker, Kaustav Banerjee, Steve Bibyk, David Blaauw, Erik Brunvand, Neil Burgess, Wayne Burleson, Robert Drost, Jo Ebergen, Sarah Harris, Jacob Herbold, Ron Ho, David Hopkins, Mark Horowitz, Steven Hsu, Tanay Karnik, Omid Kaveh, Matthew Keeter, Ben Keller, Ali Keshavarzi, Brucek Khailany, Jaeha Kim, Volkan Kursun, Simon Knowles,

Ram Krishnamurthy, Austin Lee, Ana Sonia Leon, Shih-Lien Lu, Sanu Mathew, Aleksandar Milenovic, Sam Naffziger, Braden Phillips, Stefan Rusu, Justin Schauer, James Stine, Jason Stinson, Aaron Stratton, Ivan Sutherland, Jim Tschanz, Alice Wang, Gu-Yeon Wei, and Peiyi Zhao. Απολογούμαστε εκ των προτέρων εάν τυχόν παραλείψαμε κάποιους.

Οφείλουμε επίσης να αναφέρουμε τη συμβολή των MOSIS και IBM, οι οποίες μας παρείχαν την άδεια να χρησιμοποιήσουμε μοντέλα SPICE σε πολλά παραδείγματα. Επιπλέον, ο Nathaniel Pinckney αφέρωσε

ένα ολόκληρο καλοκαίρι στον έλεγχο των ασκήσεων εργαστηρίου και την ανανέωση των προσωμοιώσεων. Ο Jaeha Kim συνεισέφερε υλικό για τις νέες ενότητες με θέμα τους βρόχους κλειδωμένης φάσης (phase-locked loops) και τα υψηλής ταχύτητας υποσυστήματα εισόδου/εξόδου που παρουσιάζονται στο Κεφάλαιο 13. Ο David θα ήθελε επίσης να ευχαριστήσει τον Bharadwaj Amrutur από το Ινδικό Ινστιτούτο Επιστημών και τον Braden Phillips από το Πανεπιστήμιο της Αδελαΐδας για τη φιλοξενία που του παρείχαν κατά τη διάρκεια δύο πολύ παραγωγικών (από συγγραφικής απόψεως) καλοκαιριών.

Ο εκδοτικός οίκος Addison-Wesley έκανε αξιέπαινη δουλειά στους τομείς της επιμέλειας και παραγγής της έκδοσης. Ειδικότερα, θα θέλαμε να ευχαριστήσουμε τους συνεργάτες μας, Matt Goldstein και Gillian Hall. Η Sally Harris επιμελείται τα βιβλία της οικογένειας από τότε που ο David ήταν ακόμα βρέφος στην αγκαλιά της. Διάβασε τα δοκίμια με εκπληκτική προσήλωση στη λεπτομέρεια και συνέβαλλε στον εντοπισμό και τη διόρθωση πολλών λαθών.

Δεν θα είχαμε καταφέρει να ολοκληρώσουμε αυτό το βιβλίο χωρίς τη διαρκή υποστήριξη των οικογενειών μας. Ο David θα ήθελε να ευχαριστήσει ιδιαίτερα τη σύζυγό του, Jennifer, και τα παιδιά του, Abraham και Samuel, που άντεξαν την απουσία του κατά τη διάρκεια των δύο καλοκαιρών του συγγραφικού έργου, καθώς και τα υπόλοιπα μέλη της οικογένειας για την τεράστια υποστήριξη που του παρείχαν.

Γνωρίζουμε, εκ περίας, την ευκολία με την οποία παρεισφέρουν τα λάθη σ' ένα βιβλίο. Αρκετοί αναγνώστες της 3ης έκδοσης μας υπέδειξαν σφάλματα τα οποία έχουμε διορθώσει στην παρούσα έκδοση. Ωστόσο, παρόλες τις κοπιώδεις και επισταμένες προσπάθειές μας, είμαστε σίγουροι ότι κάποια λάθη θα έχουν καταφέρει να βρουν μια θέση και στη νέα έκδοση του βιβλίου. Παρακαλούμε ανατρέξτε στη σελίδα αναφοράς σφαλμάτων (errata), στον ιστότοπο [www.cmosvlsi.com](http://www.cmosvlsi.com), για λάθη που έχουν ήδη εντοπιστεί. Εάν εντοπίσετε εσείς κάποιο λάθος, μπορείτε να μας το υποδείξετε μ' ένα email στη διεύθυνση [bugs@cmosvlsi.com](mailto:bugs@cmosvlsi.com).


N. W.

D. M. H.

Ιανουάριος 2010

**Κανόνες Σχεδίασης SUBM της MOSIS (3 στρώσεις μετάλλου, 1 στρώση πολυπυριτίου με προβλέψεις για περάσματα & επαφές**

Στρώση	Κανόνας	Περιγραφή	Κανόνας ( $\lambda$ )
N-πηγάδι	1.1	Πλάτος	12
	1.2	Απόσταση έως πηγάδι σε διαφορετικό δυναμικό	18
	1.3	Απόσταση έως πηγάδι σε ίδιο δυναμικό	6
Ενεργή (διάχυση)	2.1	Πλάτος	3
	2.2	Απόσταση έως ενεργή	3
	2.3	Πηγή/υποδοχή που περιβάλλεται από πηγάδι	6
	2.4	Επαφή υποστρώματος/πηγαδιού που περιβάλλεται από πηγάδι	3
	2.5	Απόσταση έως ενεργή αντίθετου τύπου	4
Πολυπυρίτιο	3.1	Πλάτος	2
	3.2	Απόσταση έως πολυπυρίτιο πάνω από οξειδιο πεδίον	3
	3.2a	Απόσταση έως πολυπυρίτιο πάνω από ενεργή	3
	3.3	Επέκταση πόλης έξω από ενεργή	2
	3.4	Επέκταση ενεργής έξω από πολυπυρίτιο	3
	3.5	Απόσταση πολυπυρίτιου έως ενεργή	1
Επιλογής (n ή p)	4.1	Απόσταση από επαφή υποστρώματος/πηγαδιού έως πύλη	3
	4.2	Επικάλυψη ενεργής	2
	4.3	Επικάλυψη επαφής υποστρώματος/πηγαδιού	1
	4.4	Απόσταση έως επιλογής	2
Επαφών (με πολυπυρίτιο ή ενεργή)	5.1, 6.1	Πλάτος (ακριβές)	$2 \times 2$
	5.2b, 6.2b	Επικάλυψη από πολυπυρίτιο ή ενεργή	1
	5.3, 6.3	Απόσταση έως επαφή	3
	5.4, 6.4	Απόσταση έως πύλη	2
	5.5b	Απόσταση επαφής πολυπυρίτιου έως άλλο πολυπυρίτιο	5
	5.7b, 6.7b	Απόσταση έως ενεργή/πολυπυρίτιο για πολλαπλές επαφές πολυπυρίτιου/ενεργής	3
	6.8b	Απόσταση επαφής ενεργής περιοχής έως επαφή πολυπυρίτιου	4
Μέταλλο1, Μέταλλο2	7.1, 9.1	Πλάτος	3
	7.2, 9.2	Απόσταση έως ίδια στρώση μετάλλου	3
	7.3, 8.3, 9.3	Επικάλυψη επαφής ή περάσματος	1
	7.4, 9.4	Απόσταση έως μέταλλο για γραμμές πλάτους μεγαλύτερου από $10\lambda$	6
Πέρασμα1, Πέρασμα2	8.1, 14.1	Πλάτος (ακριβές)	$2 \times 2$
	8.2, 14.2	Απόσταση έως πέρασμα στην ίδια στρώση	3
Μέταλλο3	15.1	Πλάτος	5
	15.2	Απόσταση έως μέταλλο	3
	15.3	Επικάλυψη περάσματος	2
	15.4	Απόσταση έως μέταλλο για γραμμές πλάτους μεγαλύτερου από $10\lambda$	6
Τομή επύαλου (overglass)	10.1	Πλάτος ανοίγματος ακροδέκτη δεσμού	$60\mu m$
	10.2	Πλάτος ανοίγματος ακροδέκτη δοκιμής	$20\mu m$
	10.3	Επικάλυψη Μετάλλου3 σε τομή overglass	$6\mu m$
	10.4	Απόσταση μετάλλου ακροδέκτη με μη-σχετιζόμενο μέταλλο	$30\mu m$
	10.5	Απόσταση μετάλλου ακροδέκτη με ενεργή ή πολυπυρίτιο	$15\mu m$



**Κανόνες Σχεδίασης MOSIS**

## 1.1 Σύντομη Ιστορική Αναδρομή

Το 1958, ο Jack Kilby κατασκεύασε το πρώτο ολοκληρωμένο κύκλωμα flip-flop με δύο τρανζίστορ, στην Texas Instruments. Φτάνοντας στο 2008, ο μικροεπεξεργαστής Itanium της Intel περιέχει πάνω από 2 δισεκατομμύρια τρανζίστορ, ενώ μια μνήμη Flash των 16 Gb περιέχει πάνω από 4 δισεκατομμύρια τρανζίστορ. Η εξέλιξη αυτή αντιστοιχεί σε ετήσιο ρυθμό ανάπτυξης της τάξης του 53%, αμείωτο για 50 ολόκληρα χρόνια. Καριά άλλη τεχνολογία στην ιστορία δεν διατήρησε τόσο υψηλό ρυθμό ανάπτυξης για τόσο μεγάλο χρονικό διάστημα.

Αυτή η εκπληκτική ανάπτυξη οφείλεται αφενός στη συνεχή ομίκρυνση των τρανζίστορ και αφετέρου στις βελτιώσεις στην τεχνολογία κατασκευής. Στην πλειονότητά τους, τα πεδία της μηχανικής αντιμετωπίζουν συμβιβασμούς μεταξύ απόδοσης, ισχύος και κόστους. Ωστόσο, καθώς τα τρανζίστορ μικραίνουν σε μέγεθος, γίνονται επίσης ταχύτερα, καταναλώνουν λιγότερη ισχύ και έχουν μικρότερο κόστος κατασκευής. Η σύμπραξη όλων αυτών των τεχνολογιών και των χαρακτηριστικών δεν έχει επιφέρει επανάσταση μόνο στην ηλεκτρονική, αλλά και στην κοινωνία γενικότερα.


Τα επίπεδα επεξεργαστικής ισχύος που χαρακτηρίζαν τους υπερυπολογιστές του παρελθόντος είναι σήμερα διαθέσιμα σε καταναλωτικές συσκευές, όπως τα κινητά τηλέφωνα. Η μνήμη που χρειάζονται κάποιες το λογιστήριο μιας μεγάλης εταιρείας είναι σήμερα διαθέσιμη στα iPod. Η εξέλιξη των ολοκληρωμένων κυκλωμάτων διευκόλυνε την εξερεύνηση του διαστήματος, έκανε τα αυτοκίνητα πιο αποδοτικά, έφερε επανάσταση στη διεξαγωγή του πολέμου, έκανε σχεδόν το σύνολο της ανθρώπινης γνώσης διαθέσιμο σε κάθε χρήση μιας εφαρμογής web browser και μετέτρεψε τη Γη σ' ένα «παγκόσμιο χωριό».

Το Σχήμα 1.1 παρουσιάζει τον ετήσιο όγκο πωλήσεων της παγκόσμιας αγοράς ημιαγωγών. Το 1994, η βιομηχανία ολοκληρωμένων κυκλωμάτων είχε κύκλο εργασιών της τάξεως των 100 δισεκατομμυρίων δολαρίων. Το 2007, η ίδια αγορά παρήγαγε περίπου 6 εννεάκις εκατομμύρια ( $6 \times 10^{18}$ ) τρανζίστορ – σχεδόν ένα δισεκατομμύριο για κάθε ανθρώπινο ον στον πλανήτη. Χιλιάδες μηχανικοί έκαναν περιουσία δραστηριούμενοι σ' αυτό τον τομέα, ενώ νέες περιουσίες περιμένουν όσους έχουν καινοτόμες ιδέες και το ταλέντο να τις κάνουν πραγματικότητα.

Στο πρώτο μισό του 20ού αιώνα, τα ηλεκτρονικά κυκλώματα χρησιμοποιούσαν μεγάλες, ακριβές, ενεργοβόρες και αναξιόπιστες λυχνίες κενού. Το 1947, στα Bell Laboratories, οι John Bardeen και Walter Brattain κατασκεύασαν το πρώτο λειτουργικό τρανζίστορ επαφής σημείου, το οποίο παρουσιάζεται στο Σχήμα 1.2 [Riordan 97]. Λίγο έλλειψε να χαρακτηριστεί στρατιωτικό απόρριπτο, αλλά τελικά τα Bell Labs ανακοίνωσαν δημόσια την ανακάλυψη την επόμενη χρονιά.

Το ονομάσαμε τρανζίστορ (T-R-A-N-S-I-S-T-O-R) διότι είναι ένας αντιποτάτης (resistor), ή, ακριβέστερα, ένα ημιαγωγό στοιχείο το οποίο μπορεί να ενισχύει τα ηλεκτρικά σήματα που μεταφέρονται μέσα από αυτό, από τον ακροδέκτη εισόδου στους ακροδέκτες εξόδου. Είναι, εάν θέλετε, το ηλεκτρικό ισοδύναμο ενός ενισχυτή λυχνίας κενού. Ωστόσο, η ομοιότητα σταματά εκεί. Δεν έχει κενό, νήμα πυράκτωσης και γνάλινο σωλήνα. Αποτελείται αποκλειστικά από ψυχρά, στερεά υλικά.






ΣΧΗΜΑ 1.4 Αριθμός τρανζίστορ σε μικροεπεξεργαστές της Intel [Intel10].


SSI), όπως ο αντιστροφέας 7404, έχουν λιγότερες από 10 πύλες και περίπου 6 τρανζίστορ ανά πύλη. Τα κυκλώματα μεσαίας κλίμακας ολοκλήρωσης (Medium-Scale Integration, MSI), όπως ο μετρητής 74161, έχουν έως 1000 πύλες. Τα κυκλώματα μεγάλης κλίμακας ολοκλήρωσης (Large-Scale Integration, LSI), όπως οι απλοί 8-bit μικροεπεξεργαστές, έχουν έως 10.000 πύλες. Σύντομα, έγινε εμφανές ότι θα έπρεπε να επινοούνται νέα ονόματα κάθε πέντε χρόνια εάν συνεχίζοταν αυτό το σχήμα ονοματοδοσίας: έτσι, ο όρος ολοκλήρωση πολύ μεγάλης κλίμακας (Very Large-Scale Integration, VLSI) χρησιμοποιείται για να περιγράψει τα περισσότερα ολοκληρωμένα κυκλώματα που κατασκευάζονται από τη δεκαετία του '80 και μετά. Ένα επακόλουθο του νόμου του Moore είναι ο αποκαλούμενος νόμος κλιμάκωσης του Dennard [Dennard74], ο οποίος ορίζει ότι καθώς τα τρανζίστορ γίνονται ταχύτερα, καταναλώνουν λιγότερη ισχύ και η κατασκευή τους στοιχίζει φθηνότερα. Το Σχήμα 1.5 δείχνει ότι οι συχνότητες ρολογιού των μικροεπεξεργαστών της Intel διπλασιάζονται περίπου κάθε 34 μήνες. Αυτή η αυξητική τάση της συχνότητας έφτασε σ' ένα οριακό σημείο περί το 2004 και οι συχνότητες ρολογιού ισορρόπησαν γύρω στα 3 GHz. Η απόδοση των υπολογιστών, μετρούμενη σε χρόνο που απαιτείται για την εκτέλεση εφαρμογών, έχει αυξηθεί περισσότερο από τη φυσική ταχύτητα ρολογιού. Επί του παρόντος, οι βελτιώσεις στην απόδοση οδηγούνται από τον αριθμό των πυρήνων που περιλαμβάνονται σ' ένα ολοκληρωμένο παρά από την ταχύτητα ρολογιού. Παρόλο που ένα μεμονωμένο τρανζίστορ CMOS χρησιμοποιεί πολύ λίγη ενέργεια κάθε φορά που μεταγάγει, ο τεράστιος αριθμός των τρανζίστορ που μεταγάγουν σε πολύ υψηλές ταχύτητες έχει καταστήσει την κατανάλωση ισχύος μείζον ζήτημα για τη σχεδίαση ολοκληρωμένων. Επιπλέον, λόγω του εξαιρετικά μικρού μεγέθους, τα τρανζίστορ δεν αποκόπτουν πλέον πλήρως. Οι μικρές ποσότητες ρεύματος που διαρρέουν κάθε τρανζίστορ, πολλαπλασιάζομενες επί τα εκατομμύρια ή δισεκατομμύρια τρανζίστορ που περιλαμβάνει ένα ολοκληρωμένο, οδηγούν σε σημαντική κατανάλωση ισχύος.

Το μέγεθος με το οποίο χαρακτηρίζεται μια τεχνολογία κατασκευής CMOS αναφέρεται στην ελάχιστη διάσταση με την οποία μπορεί να κατασκευαστεί αξιόπιστα ένα τρανζίστορ (feature size, χαρακτηριστική διάσταση). Το 1971, ο 4004 χρησιμοποιούσε τρανζίστορ μεγέθους 10 μμ. Το 2008, ο Core 2 Duo είχε τρανζίστορ των 45 nm. Οι κατασκευαστές παρουσιάζουν μια νέα γενιά τεχνολογίας κατασκευής (αποκαλείται επίσης κόμβος τεχνολογίας) κάθε 2-3 χρόνια, με 30% μικρότερο μέγεθος τρανζίστορ και δυνατότητα συγκέντρωσης διπλάσιου αριθμού τρανζίστορ στην ίδια επιφάνεια. Το Σχήμα 1.6 παρουσιάζει την εξέλιξη των γενεών της τεχνολογίας. Γενικά, τα μεγέθη έως 0.25 μμ εκφράζονται σε μικρόμετρα (microns,  $10^{-6}$  m), ενώ τα μικρότερα μεγέθη εκφράζονται σε νανόμετρα ( $10^{-9}$  m). Φαινόμενα τα οποία ήταν σχετικά ήσοντο σημαντικές στις μικρομετρικές τεχνολογίες, όπως το ρεύμα διαρροής, οι μεταβολές στα χαρακτηριστικά των γειτονικών τρανζίστορ και η αντίσταση των αγωγών, αποκτούν πολύ μεγαλύτερη σημασία στις νανομετρικές τεχνολογίες.

Ο νόμος του Moore έγινε αυτοεκπληρωμένη προφητεία επειδή κάθε εταιρεία είναι υποχρεωμένη να εξελίσσεται ώστε να μην ξεπεραστεί από τον ανταγωνισμό. Προφανώς, αυτή η κλιμάκωση δεν θα συνεχι-



ΣΧΗΜΑ 1.5 Συχνότητες ρολογιού μικροεπεξεργαστών της Intel.




ΣΧΗΜΑ 1.6 Γενιές τεχνολογιών κατασκευής ημιαγωγών. Μελλοντικές προβλέψεις από [SIA2007].

στεί για πάντα - ένα τρανζίστορ δεν μπορεί να γίνει μικρότερο από τα άτομα που το αποτελούν. Ήδη, ο ρυθμός της κλίμακας Dennard έχει αρχίσει να επιβραδύνεται. Φτάνοντας στη γενιά των 45 nm, οι σχεδιαστές βρίσκονται αντιμέτωποι με την αναγκαιότητα συμβιβασμών μεταξύ της βελτίωσης της κατανάλωσης ισχύος και της βελτίωσης των χρόνων καθυστέρησης. Παρότι το κόστος εκτύπωσης κάθε τρανζίστορ βαίνει μειούμενο, οι εφάπαξ δαπάνες σχεδιασης αυξάνονται με εκθετικό ρυθμό, με αποτέλεσμα οι τεχνολογίες αιχμής να είναι οικονομικά βιώσιμες μόνο για ολοκληρωμένα τα οποία μπορούν να πωλούνται σε τεράστιες ποσότητες, ή σε εφαρμογές πολύ υψηλών απαιτήσεων. Ωστόσο, πολλές προβλέψεις αναφορικά με










**ΣΧΗΜΑ 1.18** Σύνθετη πύλη CMOS για τη συνάρτηση  $Y = \overline{(A \cdot B)} + (C \cdot D)$ .

Αυτή η πύλη AOI22 μπορεί να χρησιμοποιηθεί ως αναστρέψων πολυπλέκτης 2 εισόδων, συνδέοντας το  $C = \overline{A}$  ως σήμα επιλογής. Έτσι,  $Y = \overline{B}$  εάν το  $C$  είναι 0, ενώ  $Y = \overline{D}$  εάν το  $C$  είναι 1. Στην Ενότητα 1.4.8 θα δούμε έναν τρόπο βελτίωσης της σχεδίασης αυτού του πολυπλέκτη.



**ΣΧΗΜΑ 1.19**  
Σύνθετη πύλη CMOS  
για τον υπολογισμό  
της συνάρτησης  
 $Y = \overline{(A + B + C)} \cdot \overline{D}$ .

### Παράδειγμα 1.2

Σχεδιάστε μια στατική CMOS πύλη, η οποία θα υπολογίζει τη συνάρτηση  $Y = \overline{(A \cdot B)} + (C \cdot D)$ .


**ΛΥΣΗ:** Το Σχήμα 1.19 παρουσιάζει μια τέτοια πύλη OR-AND-INVERT-3-1 (OAI31). Το nMOS δίκτυο οδήγησης «κάτω» οδηγεί την έξοδο χαμηλά εάν το  $D$  είναι 1 και είτε το  $A$  είτε το  $B$  είτε το  $C$  είναι 1, γι' αυτό και το  $D$  είναι συνδεδεμένο εν σειρά με τον παράλληλο συνδυασμό των  $A$ ,  $B$  και  $C$ . Το pMOS δίκτυο οδήγησης «πάνω» είναι το συμπλήρωμα αγωγής, οπότε το  $D$  πρέπει να είναι παράλληλα τον εν σειρά συνδυασμό των  $A$ ,  $B$  και  $C$ .

### 1.4.6 Τρανζίστορ Περάσματος και Πύλες Μετάδοσης

Η ένταση ενός σήματος μετριέται βάσει του πόσο πιστά μπορεί να προσεγγίσει μία ιδανική πηγή τάσης. Γενικά, όσο πιο ισχυρό είναι ένα σήμα, τόσο περισσότερο ρεύμα μπορεί να παρέχει ή να απορροφήσει, λειτουργώντας ως πηγή ή καταβόθρα ρεύματος, αντίστοιχα. Οι τάσεις τροφοδοσίας (αποκαλούνται επίσης γραμμές, rails),  $V_{DD}$  και GND, είναι οι πηγές που παρέχουν τα πιο ισχυρά σήματα 1 και 0.

Ένα nMOS τρανζίστορ που μετειφέρεται ως σχεδόν ιδανικός διακόπτης όταν περνάει ένα 0 και γι' αυτό λέμε ότι περνάει ένα ισχυρό 0. Ωστόσο, το nMOS τρανζίστορ δεν επιδεικνύει εξίσου ιδανική συμπεριφορά κατά το πέρασμα ενός 1. Η υψηλή στάθμη τάσης είναι λίγο χαμηλότερη από τη  $V_{DD}$ , όπως θα δούμε στην Ενότητα 2.5.4. Για το λόγο αυτό λέμε ότι περνάει ένα υποβαθμισμένο ή ασθενές 1. Ένα pMOS τρανζίστορ έχει την αντίθετη συμπεριφορά: περνά ισχυρά 1 αλλά ασθενή 0. Τα σύμβολα των τρανζίστορ και οι συμπεριφορές τους συνοψίζονται στο Σχήμα 1.20, όπου τα  $g$ ,  $s$  και  $d$  αντιπροσωπεύουν την πύλη (gate), την πηγή (source) και την υποδοχή (drain).


Όταν ένα nMOS ή pMOS χρησιμοποιείται μόνο του ως μη-ιδανικός διακόπτης, αποκαλείται επίσης τρανζίστορ περάσματος (pass transistor). Συνδυάζοντας παράλληλα ένα nMOS τρανζίστορ κι ένα pMOS (Σχήμα 1.21(a)), παίρνουμε ένα διακόπτη που ανοίγει όταν εφαρμόζεται σήμα 1 στο  $g$  (Σχήμα 1.21(b)), στον οποίο αφούτερα τα σήματα 0 και 1 περνάνε με αποδεκτό τρόπο (Σχήμα 1.21(g)). Αυτός ο διακόπτης χαρακτηρίζεται ως πύλη μετάδοσης (transmission gate) ή πύλη περάσματος (pass gate). Σ' ένα κύκλωμα το οποίο πρέπει να περνά μόνο ένα 0 ή 1, το κατάλληλο τρανζίστορ (nMOS ή pMOS) μπορεί να εξαλειφτεί, οπότε επανερχόμαστε σ' ένα μεμονωμένο στοιχείο nMOS ή pMOS.



**ΣΧΗΜΑ 1.20** Ισχυρή και ασθενής έξοδος τρανζίστορ περάσματος.

Σημειώστε ότι η πύλη μετάδοσης απαιτεί τόσο την είσοδο ελέγχου όσο και το συμπλήρωμά της. Αυτό αποκαλείται λογική δύο δρόμων (double rail logic). Το Σχήμα 1.21(d)<sup>1</sup> παρουσιάζει ορισμένα κυκλωματικά σύμβολα με τα οποία αναπαριστάται η πύλη μετάδοσης. Επειδή κανένα δεν είναι ευκολότερο στη σχεδίαση από την απλή σχηματική αναπαράσταση του Σχ. 1.21(a), θα την υιοθετήσουμε ως συμβολισμό της πύλης μετάδοσης σ' αυτό το βιβλίο.


Σε όλα τα μέχρι τώρα παραδείγματα, οι είσοδοι οδηγούν τους ακροδέκτες πύλης των nMOS τρανζίστορ στο δίκτυο οδήγησης «κάτω» και των pMOS τρανζίστορ στο συμπλήρωματικό δίκτυο οδήγησης «πάνω», όπως είδαμε στο Σχήμα 1.14. Κατ' αυτό τον τρόπο, τα nMOS τρανζίστορ χρειάζεται να περνούν μόνο το 0 και τα pMOS μόνο το 1. Έτσι, η έξοδος οδηγείται πάντα ισχυρά και οι στάθμες δεν υποβαθμίζονται ποτέ. Αυτό αποκαλείται πύλη πλήρως αποκαταστάθμης (fully restored) λογικής και απλοποιεί το σχεδιασμό κυκλωμάτων. Σε αντίθεση με όλες μορφές λογικής, όπου τα δίκτυα διακοπών οδήγησης «κάτω» και οδήγησης «πάνω» πρέπει, με κάποιο τρόπο, να είναι σε αναλογία, οι στατικές πύλες CMOS λειτουργούν σωστά, ανεξάρτητα από το φυσικό μέγεθος των τρανζίστορ. Επιπλέον, δεν υπάρχει ποτέ μονοπάτι διαμέσου των τρανζίστορ που είναι ON από την παροχή 1 στην 0 για οποιονδήποτε συνδυασμό εισόδων (σε αντίθεση με τα MOS μονού καναλιού, τις τεχνολογίες GaAs ή τα διπολικά). Όπως θα δούμε σε επόμενα κεφάλαια, αυτό αποτελεί τη βάση για τη χαμηλή κατανάλωση στατικής ισχύος στα CMOS.



**ΣΧΗΜΑ 1.21** Πύλη μετάδοσης.

<sup>1</sup> Ονομάζουμε τους ακροδέκτες  $a$  και  $b$  επειδή από τεχνικής απόψεως ο καθένας είναι η πηγή του ενός από τα τρανζίστορ και η υποδοχή του άλλου.






ΣΧΗΜΑ 1.29 Αναστρέψων πολυπλέκτης.

εδώ ξανά, εάν το συμπλήρωμα του σήματος επιλογής παράγεται εντός του κυττάρου, παραλείπεται από το σύμβολο (Σχήμα 1.29(γ)).

Μεγαλύτεροι πολυπλέκτες μπορούν να κατασκευάζονται από πολλαπλούς πολυπλέκτες 2 εισόδων, ή με απευθείας ομαδοποίηση πολλών τρισταθών. Η δεύτερη προσέγγιση απαιτεί αποκωδικοποιημένα σήματα ενεργοποίησης (enable) για κάθε τρισταθές στοιχείο. Το Σχήμα 1.30 παρουσιάζει πολυπλέκτες 4 εισόδων (4:1) που χρησιμοποιούν καθεμία από αυτές τις προσεγγίσεις. Στην πράξη, τόσο οι αναστρέφοντες όσο και οι μη αναστρέφοντες πολυπλέκτες αποκαλούνται απλώς πολυπλέκτες (multiplexer ή mux).

#### 1.4.9 Ακολουθιακά Κυκλώματα

Μέχρι τώρα ασχολήθηκαμε με συνδυαστικά (combinational) κυκλώματα, των οπίων οι έξοδοι εξαρτώνται μόνο από τις τρέχουσες εισόδους. Τα ακολουθιακά κυκλώματα (sequential circuits) έχουν μνήμη: οι έξοδοι τους εξαρτώνται τόσο από τις τρέχουσες, όσο και από τις προηγούμενες εισόδους. Χρησιμοποιώντας τα συνδυαστικά κυκλώματα που αναπτύξαμε έως τώρα, μπορούμε να κατασκευάσουμε ακολουθιακά κυκλώματα, όπως μανδαλωτές (latches) και flip-flop. Τα στοιχεία αυτά λαμβάνουν μια είσοδο ρολογιού (CLK) και μια είσοδο δεδομένων (D), και παράγουν μια έξοδο (Q). Ένας μανδαλωτής D λέγεται ότι είναι διαφανής (transparent) όταν  $CLK = 1$ , πράγμα το οποίο σημαίνει ότι η έξοδος Q ακολουθεί την είσοδο D. Γίνεται αδιαφανής (opaque) όταν  $CLK = 0$ , πράγμα το οποίο σημαίνει ότι η έξοδος Q διατηρεί την προηγούμενη τιμή της και αγνοεί τις μεταβολές της εισόδου D. Ένα ακμοπροδότητο flip-flop (edge-triggered flip-flop) τιμή της και αγνοεί τις μεταβολές της εισόδου D. Ένα ακμοπροδότητο flip-flop (edge-triggered flip-flop) αντιγράφει την είσοδο D στην έξοδο Q κατά την ανοδική ακμή του σήματος ρολογιού (CLK) και θυμάται την παλαιά τιμή της σε κάθε άλλη περίπτωση.



ΣΧΗΜΑ 1.30 Πολυπλέκτης 4:1.


**1.4.9.1 Μανδαλωτές** Ένας μανδαλωτής D κατασκευασμένος με πολυπλέκτη 2 εισόδων και δύο αντιστροφείς παρουσιάζεται στο Σχήμα 1.31(a). Ο πολυπλέκτης μπορεί να κατασκευαστεί με ένα ζεύγος πυλών μετάδοσης, όπως βλέπετε στο Σχήμα 1.31(b), επειδή οι αντιστροφείς είναι αποκαταστάσιμοι. Αυτός ο μανδαλωτής παράγει επίσης τη συμπληρωματική έξοδο,  $\bar{Q}$ . Όταν  $CLK = 1$ , ο μανδαλωτής είναι διαφανής και το σήμα D τον διαρρέει, έως την έξοδο Q (Σχήμα 1.31(y)). Όταν το  $CLK$  πέσει στο 0, ο μανδαλωτής γίνεται αδιαφανής. Δημιουργείται μια διαδρομή ανάδρασης γύρω από το ζεύγος των αντιστροφέων (Σχήμα 1.31(d)), η οποία κατακρατά επ' απέιρον την τρέχουσα κατάσταση της εξόδου Q.

Ο μανδαλωτής D είναι επίσης γνωστός ως μανδαλωτής εναίσθητος σε στάθμη (level-sensitive latch), επειδή η κατάσταση της εξόδου εξαρτάται από τη στάθμη του σήματος ρολογιού, όπως παρουσιάζεται στο Σχήμα 1.31(e). Το σύμβολο του Σχήματος 1.31(st) αναπαριστά ένα μανδαλωτή εναίσθητο σε θετική στάθμη (positive level-sensitive latch). Αντιστρέφοντας τις συνδέσεις ελέγχου του πολυπλέκτη προκύπτει ένας μανδαλωτής εναίσθητος σε αρνητική στάθμη (negative level-sensitive latch).


**1.4.9.2 Flip-Flop** Συνδυάζοντας δύο μανδαλωτές -έναν εναίσθητο σε θετική στάθμη κι έναν εναίσθητο σε αρνητική στάθμη-, δημιουργείται το ακμοπροδότητο flip-flop (edge-triggered flip-flop) που παρουσιάζεται στα Σχήματα 1.32(a-β). Κατά σύμβαση, η πρώτη βαθμίδα του μανδαλωτή αποκαλείται master (κύριος) και η δεύτερη slave (υποτελής).

Για όσο χρόνο το  $CLK$  βρίσκεται σε χαμηλή στάθμη, η έξοδος του master μανδαλωτή αρνητικής στάθμης ( $\bar{QM}$ ) ακολουθεί την είσοδο D, ενώ ο slave μανδαλωτής θετικής στάθμης συγκρατεί την προηγούμενη τιμή (Σχήμα 1.32(y)). Όταν το ρολόι μεταβαίνει από 0 σε 1, ο master μανδαλωτής γίνεται αδιαφανής και διατηρεί την τιμή που είχε η D κατά τη στιγμή μεταβολής του ρολογιού. Ο slave μανδαλωτής γίνεται διαφανής, περνώντας την αποθηκευμένη τιμή του master ( $QM$ ) στην έξοδο του slave (Q). Η είσοδος D δεν μπορεί τώρα να επηρεάσει την έξοδο, επειδή ο master έχει αποσυνδεθεί από την είσοδο D (Σχήμα 1.32(δ)). Αντίστοιχα, όταν το ρολόι μεταβαίνει από 1 σε 0 ο slave διατηρεί την τιμή του και ο master αρχίζει να δειγματοληπτεί και πάλι την είσοδο.

Αν και χρησιμοποιήσαμε ένα πολυπλέκτη από πύλες μετάδοσης ως στάδιο εισόδου, μια καλή σχεδίαση θα απομόνωνε την είσοδο από την έξοδο με αντιστροφείς, όπως παρουσιάζεται στο Σχήμα 1.32(ε), για να διατηρήσει αυτό που αποκαλούμε αρθρωτό χαρακτήρα (modularity) του κυκλώματος. Το ζήτημα του



ΣΧΗΜΑ 1.31 CMOS μανδαλωτής D εναίσθητος σε θετική στάθμη.



ΣΧΗΜΑ 1.32 Θετικά ακμοπυροδότητο D flip-flop CMOS.

αρθρωτού χαρακτήρα εξετάζεται στην Ενότητα 1.6.2, ενώ η ευρωστία των μανδαλωτών και καταχωρητών εξετάζεται στην Ενότητα 10.3.

Συμπερασματικά, αυτό το flip-flop αντιγράφει την είσοδο  $D$  στην έξοδο  $Q$  κατά την ανοδική ακμή του ρολογιού, όπως υποδεικνύει το Σχήμα 1.32(στ). Γι' αυτό και το εν λόγω στοιχείο αποκαλείται θετικά το ακμοπυροδότητο flip-flop (αποκαλείται επίσης καταχωρητής  $D$ ,  $D$  flip-flop, ή master-slave flip-flop). Το ακμοπυροδότητο flip-flop (αποκαλείται επίσης καταχωρητής  $D$ ,  $D$  flip-flop, ή master-slave flip-flop). Το ακμοπυροδότητο flip-flop (αποκαλείται επίσης καταχωρητής  $D$ ,  $D$  flip-flop, ή master-slave flip-flop). Το ακμοπυροδότητο flip-flop (αποκαλείται επίσης καταχωρητής  $D$ ,  $D$  flip-flop, ή master-slave flip-flop). Μία συλλογή από  $D$  flip-flop που μοιρά- μανδαλωτή προκύπτει ένα αρνητικά ακμοπυροδότητο flip-flop. Μία συλλογή από  $D$  flip-flop που μοιρά-

ζονται μία κοινή είσοδο ρολογιού αποκαλείται καταχωρητής (register). Συχνά, το σχηματικό διάγραμμα ενός καταχωρητή σχεδιάζεται μ' ένα flip-flop με διαύλους πολλαπλών bit για τις  $D$  και  $Q$ .

Στην Ενότητα 10.2.5 θα δούμε ότι τα flip-flop μπορούν να υφίστανται αποτυχίες οφειλόμενες στο χρόνο διατήρησης (hold time), εάν το σύστημα έχει υπερβολική απόκλιση ρολογιού (clock skew) - για παράδειγμα, εάν ένα flip-flop πυροδοτείται νωρίς κι ένα άλλο πυροδοτείται αργά λόγω διακυμάνσεων στους χρόνους άφιξης του ρολογιού. Σε σχεδιάσεις βιομηχανικών συστημάτων αναλόνται πολλή προσπάθεια σε προσομοιώσεις του χρονισμού για να εντοπιστούν τωχόν προβλήματα στους χρόνους διατήρησης. Σε περιπτώσεις που ο χρόνος σχεδίασης είναι ποι ομαντικός (π.χ., σ' ένα ακαδημαϊκό περιβάλλον), τα προβλήματα χρόνου διατήρησης μπορούν να αποφεύγονται συνολικά, με την κατανομή ενός ρολογιού δύο μη-επικαλυπτόμενων φάσεων. Το Σχήμα 1.33 παρουσιάζει το flip-flop χρονισμένο με ρολόι δύο μη-επικαλυπτόμενων φάσεων. Εφόσον οι φάσεις δεν επικαλύπτονται ποτέ, τουλάχιστον ένας μανδαλωτής θα είναι αδιαφανής ανά πάσα στιγμή, οπότε δεν μπορούν προβλήματα με τους χρόνους διατήρησης.


## 1.5 Φυσική Σχεδίαση και Κατασκευή CMOS

Τώρα που ξέρετε πώς να σχεδιάζετε λογικές πύλες και μανδαλωτές από τρανζίστορ, ας δούμε πώς κατασκευάζονται τα ίδια τα τρανζίστορ. Οι σχεδιαστές οφείλουν να κατανοούν τη φυσική υλοποίηση των κυκλωμάτων, επειδή έχει σημαντικότατη επίδραση στην απόδοση, την κατανάλωση ισχύος και το κόστος.


Τα τρανζίστορα κατασκευάζονται πάνω σε λεπτά δισκία πυριτίου, τα οποία εξυπηρετούν ως μηχανική στήριξη και λειτουργούν ως κοινό ηλεκτρικό σημείο - το αποκαλούμενο υπόστρωμα (substrate). Μπορούμε να εξετάσουμε τη φυσική σχεδίαση των τρανζίστορων από δύο οπτικές γωνίες: την κάτωφη (κοιτάζοντας ένα δισκίο από πάνω) και την εγκάρσια τομή (τεμαχίζοντας το δισκίο στο μέσον του τρανζίστορα και κοιτάζοντάς το από το πλάι). Θα ξεκινήσουμε εξετάζοντας την εγκάρσια τομή ενός πλήρους αντιστροφέα CMOS. Στη συνέχεια θα εξετάσουμε την κάτωφη του ίδιου αντιστροφέα και θα ορίσουμε ένα σύνολο μασκών που χρησιμοποιούνται για την κατασκευή των διάφορων μερών του. Το μέγεθος των τρανζίστορων και των αγωγών διασύνδεσης υπαγορεύεται από τις διαστάσεις των μασκών και περιορίζεται από την ανάλυση της κατασκευαστικής διαδικασίας. Οι συνεχείς πρόδοιοι που σημειώνονται στον τομέα της ανάλυσης τροφοδοτούν την εκθετική ανάπτυξη της βιομηχανίας των ημιαγωγών.

### 1.5.1 Εγκάρσια Τομή Αντιστροφέα

Το Σχήμα 1.34 παρουσιάζει την εγκάρσια τομή και το αντιστοιχό σχηματικό ενός αντιστροφέα. Στο διάγραμμα, ο αντιστροφέας είναι κατασκευασμένος πάνω σ' ένα υπόστρωμα p-τύπου. Επειδή το pMOS τρανζίστορο απαιτεί μία περιοχή σώματος n-τύπου, δημιουργείται με διάχυση ένα n-πηγάδι κοντά στο υπόστρωμα. Όπως αναφέραμε στην Ενότητα 1.3, το nMOS τρανζίστορο έχει έντονα νοθευμένες περιοχές



ΣΧΗΜΑ 1.33 CMOS flip-flop με δύο ρολόγια μη επικαλυπτόμενων φάσεων.



ΣΧΗΜΑ 1.34 Εγκάρσια τομή αντιστροφέα με ορατές τις επαφές πηγαδιού και υποστρώματος.


πηγής και υποδοχής p-τύπου και μία πόλη πολυπυρίτιου πάνω σ' ένα λεπτό στρώμα από διοξείδιο του πυρίτιου ( $\text{SiO}_2$ , αποκαλείται επίσης οξείδιο πύλης). Οι περιοχές διάχυσης p+ και p+ υποδεικνύουν έντονα νοθευμένο πυρίτιο p-τύπου και p-τύπου. Το pMOS τρανζίστορ είναι μία παρόμοια δομή με περιοχές πηγής και υποδοχής p-τύπου. Οι πόλες πολυπυρίτιου των δύο τρανζίστορ συνδέονται μαζί σε κάποιο σημείο εκτός της σελίδας και σχηματίζουν την είσοδο A. Η πηγή του nMOS τρανζίστορ συνδέεται σε μία μεταλλική γραμμή γείωσης και η πηγή του pMOS τρανζίστορ συνδέεται σε μία μεταλλική γραμμή  $V_{DD}$ . Οι υποδοχείς των δύο τρανζίστορ συνδέονται με μέταλλο για να σχηματίσουν την έξοδο Y. Ένα παχύ στρώμα  $\text{SiO}_2$ , το αποκαλούμενο οξείδιο πεδίου (field oxide) εμποδίζει το μέταλλο να βραχυκυκλωθεί με άλλες στρώσεις εκτός από τα σημεία όπου έχουν χαραχτεί επαφές (contacts).

Μια ένωση (επαφή) μεταξύ μεταλλών και ελαφρώς νοθευμένου ημιαγωγού σχηματίζει μια διόδο Schottky, η οποία άγει ρεύμα μόνο προς μία κατεύθυνση. Όταν ο ημιαγωγός είναι περισσότερο νοθευμένος, σχηματίζει καλή ωμική επαφή με το μέταλλο και παρέχει χαμηλή αντίσταση για αμφιδρομή ροή ρεύματος. Το υπόστρωμα πρέπει να είναι συνδεδεμένο σε χαμηλό δυναμικό, ώστε να αποφεύγεται η ορθή πόλωση της επαφής p-n μεταξύ του p-τύπου υποστρώματος και της p+ πηγής ή υποδοχής του nMOS. Παρόμοια, το n-πηγάδι πρέπει να είναι συνδεδεμένο σε υψηλό δυναμικό. Αυτό επιτυγχάνεται προσθέτοντας στο υπόστρωμα και στο πηγάδι επαφές υψηλού βαθμού νόθευσης (αποκαλούνται λήψεις ή απαγωγές [taps]), για τη σύνδεση των GND και  $V_{DD}$  στο υπόστρωμα και στο n-πηγάδι, αντίστοιχα.

### 1.5.2 Η Διαδικασία Κατασκευής

Παρά την πολυπλοκότητά τους, τα ολοκληρωμένα είναι εκπληκτικά φθηνά, επειδή όλα τα τρανζίστορ και οι αγωγοί διασύνδεσης μπορούν να εκτυπώνονται περίπου με τον ίδιο τρόπο που τυπώνεται ένα βιβλίο. Για την κατασκευή τους χρησιμοποιείται μια αλληλουχία βημάτων, με τα οποία καθορίζονται οι στρώσεις του ολοκληρωμένου, μέσω μιας διαδικασίας που αποκαλείται φωτολιθογραφία. Επειδή σε κάθε βήμα υφίσταται επεξεργασία ολόκληρο το δισκίο, το οποίο περιέχει πολλά ολοκληρωμένα, το κόστος του ολοκληρωμένου είναι ανάλογο με την επιφάνεια που καταλαμβάνει και όχι με τον αριθμό των τρανζίστορ. Χάρη στις εξελίξεις της διαδικασίας κατασκευής, οι μηχανικοί μπορούν να κατασκευάζουν μικρότερα τρανζίστορ και να τοποθετούν περισσότερα τρανζίστορ στην ίδια επιφάνεια, με αποτέλεσμα κάθε τρανζίστορ να γίνεται ολοένα και πιο φθηνό. Τα μικρότερα τρανζίστορ είναι επίσης ταχύτερα, επειδή τα ηλεκτρόνια δεν χρειάζεται να διασχίζουν τόσο μεγάλη απόσταση από την πηγή στην υποδοχή, ενώ καταναλώνουν λιγότερη ενέργεια επειδή χρειάζονται λιγότερα ηλεκτρόνια για τη φόρτιση των πολών. Αυτό εξηγεί την αξιοθαύμαστη τάση των υπολογιστών και των ηλεκτρονικών να γίνονται ταυτόχρονα φθηνότερα και αποδοτικότερα σε κάθε γενιά.

Ο αντιστροφέας μπορεί να καθοριστεί με μια (υποθετική) ομάδα έξι μασκών: n-πηγάδι, πολυπυρίτιο, p+ διάχυση, p+ διάχυση, επαφές και μέταλλο (για λόγους που σχετίζονται με τη διαδικασία κατασκευής και αναφέρονται στο Κεφάλαιο 3, οι πραγματικές μάσκες είναι συνήθως πολυπλοκότερες). Οι μάσκες καθορίζουν πού θα κατασκευαστούν τα κυκλώματα πάνω στο ολοκληρωμένο. Το Σχήμα 1.35(a) παρουσιάζει την κάτοψη των έξι μασκών. Η εγκάρσια τομή του αντιστροφέα στο Σχήμα 1.34 πραγματοποιήθηκε κατά μήκος της διακεκομένης γραμμής. Αφιερώστε λίγο χρόνο για να κατανοήσετε πώς σχετίζονται μεταξύ



ΣΧΗΜΑ 1.35 Οι μάσκες για την κατασκευή του αντιστροφέα.

τους η κάτοψη και η εγκάρσια τομή: αυτό είναι πολύ σημαντικό για την κατανόηση της φυσικής σχεδίσης των ολοκληρωμένων.

Εδώ θα εξετάσουμε μία πολύ απλή διαδικασία κατασκευής για να κατανοήσετε τα βασικά. Η διαδικασία ξεκινά με τη δημιουργία ενός n-πηγαδιού σ' ένα γυμνό δισκίο πυρίτιου p-τύπου. Το Σχήμα 1.36 παρουσιάζει τομές του δισκίου μετά από κάθε βήμα επεξεργασίας που εμπλέκεται στο σχηματισμό του n-πηγαδιού. Το Σχήμα 1.36(a) παρουσιάζει το γυμνό υπόστρωμα πριν από την επεξεργασία. Ο σχηματισμός των n-πηγαδιών απαιτεί την προσθήκη αρκετής ποσότητας ηλικών νόθευσης της Ομάδας V στο υπόστρωμα του πυρίτιου, ώστε να αλλάξει από p-τύπου σε n-τύπου στην περιοχή του πηγαδιού. Για να καθορίσουμε ποιες περιοχές θα λάβουν n-πηγάδια, δημιουργούμε ένα προστατευτικό στρώμα οξειδίου πάνω


























κύκλο. Αυτό θα επέτρεπε στους σχεδιαστές να μειώσουν τη χωρητικότητα της μνήμης cache, παρέχοντας αστόσο την ίδια απόδοση. Μετά από αυτή τη μείωση, η χωροθέτηση πρέπει να επανεξεταστεί, με στόχο την αξιοποίηση του νέου χώρου που κατέστη διαθέσιμος κοντά στο χειριστή δεδομένων. Καθώς ένα πολύπλοκο σχέδιο αρχίζει να οριστικοποιείται, η χωροθέτηση συνήθως υποδιαιρείται iεραρχικά για να περιγράψει τα λειτουργικά μπλοκ εντός των μονάδων.

Η δύσκολιά της χωροθέτησης έγκειται στην εκτίμηση του μεγέθους κάθε μονάδας χωρίς να απαιτηθεί λεπτομερής σχεδίαση του ολοκληρωμένου (η οποία θα βασίζονταν στη χωροθέτηση και στα μήκη των καλωδίων). Σ' αυτή την ενότητα θα υποθέσουμε ότι έχουν γίνει κάποιες καλές εκτιμήσεις και θα περιγράψουμε πώς ακριβώς δείχνει μια χωροθέτηση. Στις επόμενες ενότητες θα περιγράψουμε τα είδη των συστατικών που μπορεί να περιλαμβάνει μια χωροθέτηση και να προτείνουμε τρόπους για τον υπολογισμό των μεγεθών τους.

Το Σχήμα 1.62 παρουσιάζει τη χωροθέτηση ενός ολοκληρωμένου για τον επεξεργαστή MIPS που περιλαμβάνει το πλαίσιο ακροδεκτών (padframe). Τα μπλοκ κορυφαίου επιπέδου είναι ο ελεγκτής και ο χειριστής δεδομένων. Ενα κανάλι αγωγών τοποθετείται ανάμεσα στα δύο μπλοκ ώστε να παρέχει χώρο για τη δρομολόγηση σημάτων ελέγχου στο χειριστή δεδομένων. Ο χειριστής δεδομένων διαχωρίζεται σε wordslices. Το πλαίσιο ακροδεκτών περιλαμβάνει 40 ακροδέκτες εισόδου/εξόδου, οι οποίοι είναι καλωδιωμένοι στις ακίδες πάνω στη συσκευασία του ολοκληρωμένου. Οι 29 ακροδέκτες χρησιμοποιούνται για σήματα, ενώ οι υπόλοιποι είναι για τις  $V_{DD}$  και GND.


Η χωροθέτηση σχεδιάζεται υπό κλίμακα και σχολιάζεται με διαστάσεις. Το ολοκληρωμένο σχεδιάζεται για μια τεχνολογία  $0.6 \mu m$  πάνω σε ψηφίδα  $1.5 \times 1.5 mm$ , οπότε η διάσταση της ψηφίδας είναι  $5000 \lambda$  ανά πλευρά.



ΣΧΗΜΑ 1.62 Χωροθέτηση για τον επεξεργαστή MIPS.

Επειδή κάθε ακροδέκτης είναι  $750\lambda \times 350\lambda$ , η μέγιστη δυνατή επιφάνεια του πυρήνα μέσα στο πλαίσιο ακροδεκτών είναι  $3500\lambda \times 3500\lambda = 12.25 M\lambda^2$ . Λόγω του καναλιού αγωγών, η πραγματική επιφάνεια του πυρήνα,  $4.8 M\lambda^2$ , είναι μεγαλύτερη από το άθροισμα των επιφανειών των μπλοκ. Αυτό το σχέδιο αποκαλείται περιοριζόμενο από τους ακροδέκτες (*pad-limited*), επειδή οι ακροδέκτες εισόδου/εξόδου καθορίζουν την επιφάνεια του ολοκληρωμένου. Τα περισσότερα εμπορικά ολοκληρωμένα είναι περιοριζόμενα από τον πυρήνα (*core-limited*), επειδή η επιφάνεια του ολοκληρωμένου καθορίζεται από τη λογική, εξαιρώντας τους ακροδέκτες. Γενικά, τα μπλοκ σε μία χωροθέτηση θα πρέπει να είναι ορθογώνια επειδή είναι δύσκολο για ένα σχεδιαστή να τοποθετήσει τα μπλοκ λογικής μέσα σε περιοχές ακανόνιστου σχήματος (αν και ορισμένα προγράμματα CAD τα καταφέρνουν μια χαρά).

Το Σχήμα 1.63 παρουσιάζει το πραγματικό φυσικό σχέδιο του ολοκληρωμένου. Παρατηρήστε τους 40 ακροδέκτες E/E στην περίμετρο. Ακριβώς μέσα από το πλαίσιο ακροδεκτών υπάρχουν δακτύλιοι μετάλλου $2$ ,  $V_{DD}$  και GND που επισημαίνονται με + και -.



ΣΧΗΜΑ 1.63 Το φυσικό σχέδιο του επεξεργαστή MIPS.












- β) Έναν αποκωδικοποιητή προτεραιότητας 3:2 που ορίζεται από


$$Y_0 = \overline{A_0} \cdot (A_1 + \overline{A_2})$$

$$Y_1 = \overline{A_0} \cdot \overline{A_1}$$

- 1.10 Σχεδιάστε το συμβολικό σχέδιο για την CMOS πύλη NOR 4 εισόδων της Άσκησης 1.5.
- 1.11 Υπολογίστε την επιφάνεια για την πύλη NOR 4 εισόδων της Άσκησης 1.10.
- 1.12 Χρησιμοποιώντας ένα εργαλείο CAD της επιλογής σας, δημιουργήστε το φυσικό σχέδιο μιας πύλης NOR 4 εισόδων. Πώς συγκρίνεται το μέγεθός της με αυτό που προβλέψατε στην Άσκηση 1.11;
- 1.13 Το Σχήμα 1.74 παρουσιάζει το συμβολικό σχέδιο μιας πύλης NAND 2 εισόδων. Σχεδιάστε την τομή της πύλης στο επίπεδο που ορίζουν τα X - X'.
- 1.14 Το Σχήμα 1.75 παρουσιάζει το συμβολικό διάγραμμα για ένα μανδαλωτή ευαίσθητο σε στάθμη. Υπολογίστε μια εκτίμηση για την επιφάνεια του μανδαλωτή.
- 1.15 Σχεδιάστε ένα σχηματικό σε επίπεδο τρανζίστορ για το μανδαλωτή του Σχήματος 1.75. Σε τι διαφέρει από το Σχήμα 1.31(β);
- 1.16 Δίνεται η σχεδίαση μιας σύνθετης CMOS πύλης OR-AND-INVERT (OAI21), η οποία υπολογίζει τη συνάρτηση  $F = (\overline{A} + B) \cdot \overline{C}$ .
- α) σχεδιάστε ένα σχηματικό σε επίπεδο τρανζίστορ
  - β) σχεδιάστε ένα συμβολικό διάγραμμα
  - γ) υπολογίστε μια εκτίμηση της επιφάνειας από το συμβολικό διάγραμμα
  - δ) δημιουργήστε το φυσικό σχέδιο της πύλης μ' ένα εργαλείο CAD, χρησιμοποιώντας τρανζίστορ μοναδιαίου μεγέθους
  - ε) συγκρίνετε το μέγεθος του φυσικού σχεδίου με την παραπάνω εκτίμηση επιφάνειας



**ΣΧΗΜΑ 1.74** Συμβολικό διάγραμμα πύλης NAND 2 εισόδων.



**ΣΧΗΜΑ 1.75** Συμβολικό διάγραμμα μανδαλωτή ευαίσθητου σε στάθμη.

- 1.17 Δίνεται η σχεδίαση μιας σύνθετης CMOS πύλης OR-OR-AND-INVERT (OOAI22), η οποία υπολογίζει τη συνάρτηση  $F = (\overline{A} + B) \cdot (C + \overline{D})$ .
- α) σχεδιάστε ένα σχηματικό σε επίπεδο τρανζίστορ
  - β) σχεδιάστε ένα συμβολικό διάγραμμα
  - γ) υπολογίστε μια εκτίμηση για την επιφάνεια από το συμβολικό διάγραμμα
  - δ) δημιουργήστε το φυσικό σχέδιο της πύλης με ένα εργαλείο CAD, χρησιμοποιώντας τρανζίστορ μοναδιαίου μεγέθους
  - ε) συγκρίνετε το μέγεθος του φυσικού σχεδίου με την παραπάνω εκτίμηση επιφάνειας
- 1.18 Μια πύλη πλειοψηφίας 3 εισόδων επιστρέφει μία έξοδο true εάν τουλάχιστον δύο από τις εισόδους είναι true. Η συμπληρωματική της είναι μια πύλη μειοψηφίας. Σχεδιάστε μια CMOS πύλη μειοψηφίας 3 εισόδων χρησιμοποιώντας λογική ενός σταδίου.
- α) σχεδιάστε ένα σχηματικό σε επίπεδο τρανζίστορ
  - β) σχεδιάστε ένα συμβολικό διάγραμμα
  - γ) υπολογίστε μια εκτίμηση για την επιφάνεια από το συμβολικό διάγραμμα
- 1.19 Σχεδιάστε μία πύλη μειοψηφίας 3 εισόδων χρησιμοποιώντας CMOS πύλες NAND, NOR και αντιστροφείς. Πώς συγκρίνεται με τη σχεδίαση της Άσκησης 1.18(α);
- 1.20 Ένας αθροιστής πρόβλεψης κρατούμενου υπολογίζει τη συνάρτηση  $G = G_3 + P_3(G_2 + P_2(G_1 + P_1G_0))$ . Εξετάστε το σχεδιασμό μιας σύνθετης πύλης για τον υπολογισμό του  $\overline{G}$ .
- α) σχεδιάστε το σχηματικό σε επίπεδο τρανζίστορ
  - β) σχεδιάστε το συμβολικό διάγραμμα
  - γ) υπολογίστε μια εκτίμηση για την επιφάνεια από το συμβολικό διάγραμμα
- 1.21 Στον ιστότοπο [www.cmosvlsi.com](http://www.cmosvlsi.com) θα βρείτε μία σειρά τεσσάρων εργαστηριακών ασκήσεων, στόχος των οποίων είναι να σας διδάξουν το σχεδιασμό κυκλωμάτων VLSI ολοκληρώνοντας τη σχεδίαση του επεξεργαστή MIPS πολλαπλών κύκλων που περιγράφεται σ' αυτό το κεφάλαιο. Οι ασκήσεις χρησιμοποιούν την ανοιχτό κώδικα εφαρμογή CAD Electric, αλλά μπορούν επίσης να εκτελεστούν με εμπορικά διαθέσιμες εφαρμογές των Cadence και Synopsys. Καλύπτουν τα ακόλουθα:
- α) Κύτταρα-φύλλα: είσοδο σχηματικών, φυσική σχεδίαση, εικονίδια, προσομοίωση, DRC, ERC, LVS και τεραρχική σχεδίαση.
  - β) Σχεδίαση χειριστή δεδομένων: wordslices, συναρμολόγηση της ALU, διασυνδέσεις.
  - γ) Σχεδίαση υποσυστήματος ελέγχου: τυχαία λογική ή δομές PLA.
  - δ) Συναρμολόγηση του ολοκληρωμένου, πλαίσιο ακροδεκτών, γενικές διασυνδέσεις, συνολική επαλήθευση του ολοκληρωμένου, προετοιμασία για κατασκευή (tapeout).