



- 3.7 Χρησιμοποιώντας τους κανόνες SUBM, υπολογίστε το ελάχιστο βήμα απόστασης (pitch) για τρανζίστορ με επαφή και χωρίς επαφή, όπως υποδεικνύεται στο Σχήμα 3.40.

Βήμα απόστασης τρανζίστορ χωρίς επαφή




Βήμα απόστασης τρανζίστορ με επαφή



ΣΧΗΜΑ 3.40 Βήμα απόστασης τρανζίστορ με και χωρίς επαφή.

- 3.8 Χρησιμοποιώντας το Σχήμα 3.41 και τους κανόνες SUBM, υπολογίστε το ελάχιστο βήμα απόστασης (pitch) από περιοχή n σε p και το ελάχιστο όψιμο αντιτροφέα με και χωρίς την επαφή πολυπορτίου στην πόλη (in). Εάν μια τεχνολογία κατασκευής SOL έχει απόσταση 2λ μεταξύ διάχυσης n και p , πόσο μειώνονται τα δύο βήματα απόστασης;



ΣΧΗΜΑ 3.41 Σχηματικό για την Άσκηση 3.8.

- 3.9 Σχεδιάστε ένα κύτταρο ROM με ασφάλεια μετάλλου, σε μια τεχνολογία κατασκευής όπου το ελάχιστο πλάτος μετάλλου είναι $0.5 \mu m$ και η μέγιστη πυκνότητα ρεύματος είναι $2mA/\mu m$. Το ζητούμενο είναι ρεύμα ασφάλειας μικρότερο των $10 mA$.

Καθυστέρηση

4

4.1 Εισαγωγή

Στο Κεφάλαιο 1 μάθατε πώς να σχεδιάζετε ολοκληρωμένα κυκλώματα, τα οποία εκτελούν τη λειτουργία για την οποία σχεδιάστηκαν. Στο παρόν κεφάλαιο θα μάθατε πώς να σχεδιάζετε ολοκληρωμένα κυκλώματα τα οποία θα εκτελούν τη λειτουργία τους καλλιτεχνικά. Τα δύο ειρηνέτρα χρησιμοποιούμενα μέτρα που χαρακτηρίζουν ένα καλό ολοκληρωμένο είναι η ταχύτητα και η ισχύς: το πρώτο εξετάζεται εδώ, ενώ το δεύτερο στο Κεφάλαιο 5. Κατ, επειδή η καθυστέρηση και η ισχύς επηρεάζονται τόσο από τους αγωγούς διασυνδέσεων όσο και από τα τρανζίστορα, στο Κεφάλαιο 6 θα ασχοληθούμε με την ανάλυση και σχεδίαση των διασυνδέσεων. Τέλος, επειδή ένα ολοκληρωμένο δεν έχει καμιά αίσια εάν δεν μπορεί να εκτελέσει αξιόπιστα τη λειτουργία του, στο Κεφάλαιο 7 θα εξετάσουμε ζητήματα ευρωταίας και αξιοπιστίας.


Ο πλέον προφανής τρόπος χαρακτηρισμού ενός κυκλώματος είναι μέσω προσομοίωσης, η οποία είναι το θέμα του Κεφαλαίου 8. Δυντονώς, ο προσομοίωσης μας λένε μόνο πώς συμπεριφέρεται ένα συγκεκριμένο κύκλωμα – όχι πώς θα πρέπει να το προσαρμόσουμε για να τα κάνουμε καλύτερο. Υπάρχουν τόσο πολλοί βαθμοί ελευθερίας στη σχεδίαση ολοκληρωμένων, που συνήθως δεν είναι πρακτικό το να διερευνήσει κανείς όλες τις εναλλακτικές επιλογές μέσω προσομοίωσης (παρότι ορισμένοι το επιχειρούν). Επιπλέον, εάν δεν έχουμε έστω και μια αμορθρή ιδέα σχετικά με το ποιο θα πρέπει να είναι το αποτέλεσμα της προσομοίωσης, είναι πάλι λογικό να εντοπίσουμε τα αντιπρόσωπα στο ποντέλο προσομοίωσης που χρησιμοποιούμε. Οι μέτριοι μηχανικοί βασίζονται ολοκληρωτικά σε λογισμικό προσομοίωσης, εν αντιθέση σε καλοί μηχανικοί αναπτύσσουν τη φυσική τους διαίσθηση, σε βαθμό που να μπορούν να κάνουν γρήγορες προβλέψεις για τη συμπεριφορά των κυκλώματων. Σ' αυτό και στα επόμενα δύο κεφάλαια θα επικεντρωθούμε κοριάς στην ανάπτυξη απόλυτων μοντέλων, ικανών να μας βοηθήσουν στην κατανόηση της αισιόδοσης ενός συστήματος.

4.1.1 Ορισμοί

Θα ξεκινήσουμε με τους οριστικούς κάποιων μεγεθών, τα οποία απεικονίζονται στο Σχήμα 4.1:

- ① Χρόνος καθυστέρησης διάδοσης, t_{pd} : ο μέγιστος χρόνος από τη στιγμή που η είσοδος υπερβαίνει το 50% έως τη στιγμή που η έξοδος υπερβαίνει το 50%
- ② Χρόνος καθυστέρησης μόλυνσης, t_{pd} : ο ελάχιστος χρόνος από τη στιγμή που η είσοδος υπερβαίνει το 50% έως τη στιγμή που η έξοδος υπερβαίνει το 50%
- ③ Χρόνος ανδρών, t_r : ο χρόνος που απαιτείται για να ανέλθει η κυματομορφή από το 20% στο 80% της τιμής πρεμίας (σταθερής κατάστασης)
- ④ Χρόνος καθόδου, t_f : ο χρόνος που απαιτείται για να κατέλθει η κυματομορφή από το 80% στο 20% της τιμής πρεμίας
- ⑤ Ρυθμός ακμής, $t_{rf} = (t_r + t_f)/2$

Διασυνθετικά, μπορούμε να κατανοήσουμε ότι όταν μεταβάλλεται μια είσοδος, η έξοδος θα διατηρήσει την προηγούμενη τιμή της για τουλάχιστον το χρόνο καθυστέρησης μόλυνσης και θα λάβει τη νέα τιμή της το αργότερο μέχρι την καθυστέρηση διάδοσης. Σε ορισμένες περιπτώσεις, είναι χρήσιμη η




ΣΧΗΜΑ 4.1 Καθυστέρηση διάδοσης και χρόνοι ανόδου/καθόδου.

διαφοροποίηση μεταξύ των καθυστέρησεων για την άνοδο της εξόδου $t_{pd}\text{r} / t_{cd}$ και την κάθοδο της εξόδου, $t_{pd}\text{l} / t_{cd}$. Συχνά, οι χρόνοι ανόδου/καθόδου αποκαλούνται *κλίνες* (slopes), ή *ρυθμοί ακμής* (edge rates). Οι χρόνοι καθυστέρησης διάδοσης και μόλις αποκαλούνται επίσης *μέγιστος χρόνος* (max-time) και ελάχιστος χρόνος (min-time), αντίστοιχα. Η πόλη που φορτίζει ή εκφορτίζει έναν κόμβο αποκαλείται *οδηγός* (driver), ενώ οι πόλες και ο αγωγός που οδηγούνται αποκαλούνται *φορτίο* (load). Η καθυστέρηση διάδοσης είναι συνήθως το μέγεθος που παρουσιάζει το μεγαλύτερο ενδιαφέρον και συχνά αποκαλείται απλώς καθυστέρηση.

Ένας αναλυτής χρονισμού (timing analyzer) υπολογίζει τους χρόνους άφιξης των εισόδων και εξόδων την αργάτηρη στην οποία θα αλλάξει κατάσταση κάθε κόμβου σ' ένα μπλοκ λογικής. Οι κόμβοι χαρακτηρίζονται ως εισόδοι, έξοδοι και εσωτερικοί κόμβοι. Ο χρήστης πρέπει να καθορίσει το χρόνο άφιξης των εισόδων και το χρόνο κατά την οποία πρέπει να φτάνουν τα δεδομένα στις εξόδους. Ο χρόνος άφιξης a , στον εσωτερικό κόμβο i εξαρτάται από την καθυστέρηση διάδοσης της πόλης που οδηγεί τον i και τους χρόνους άφιξης των εισόδων στην πόλη:

$$a_i = \max_{j \in f_{\text{min}}(i)} \left\{ a_j \right\} + t_{pdj} \quad (4.1)$$

Ο αναλυτής χρονισμού υπολογίζει τους χρόνους άφιξης σε κάθε κόμβο και ελέγχει εάν οι έξοδοι φτάνουν εντός του απαιτούμενου χρόνου. Η διαφορά μεταξύ του απαιτούμενου και του πραγματικού χρόνου άφιξης αποκαλείται *κενό χρόνο* (slack). Θετικό κενό χρόνο ομηρεύει ότι το κύκλωμα ικανοποιεί τις προδιγαραές χρονισμού. Αρνητικό κενό χρόνο ομηρεύει ότι το κύκλωμα δεν είναι αρκετά γρήγορο. Το Σχήμα 4.2 απεικονίζει κόμβους, μαζί με τους χρόνους άφιξης. Εάν οι έξοδοι απαιτούνται όλες σε χρόνο 200 ps, το κύκλωμα έχει κενό χρόνου 60 ps.



ΣΧΗΜΑ 4.2 Παράδειγμα χρόνου άφιξης.

Ένας καλός αναλυτής χρονισμού επεκτείνει το βασιζόμενο στους χρόνους άφιξης μοντέλο, ώστε να συντοποιούνται διάφορα φανάριανται και επδράσεις. Οι χρόνοι άφιξης και οι καθυστέρησες διάδοσης ορίζονται ξεχωριστά για τις μεταβάσεις ανόδου και καθόδου. Η καθυστέρηση μιας πόλης μπορεί να είναι διαφορετική από διαφορετικές εισόδους. Οι μικρότεροι χρόνοι άφιξης μπορούν επίσης να υπολογίζονται με βάση τις καθυστέρησες μόλιστης. Ο συντοποιούμενος όλων των παραγόντων δημιουργεί ένα χρονικό «παράθυρο», κατά τη διάρκεια του οποίου η πόλη μπορεί να μεταγάγει (να αλλάξει κατάσταση) και επιτρέπει στον αναλυτή χρονισμού να επαληθεύσει ότι ικανοποιούνται οι χρόνοι ενεργοποίησης/αποκατάστασης (setup) και διατήρησης (hold) σε κάθε καταχωριτή.

4.1.2 Βελτιστοποίηση Χρονισμού

Στις περιοστότερες σχεδίασεις θα υπάρχουν πολλά λογικά μονοπάτια τα οποία δεν θα απαιτούν καμιά προσπάθεια εκ μέρους του σχεδιαστή για τη βελτίωση της ταχύτητάς τους, διότι θα είναι ήδη επαρκάς γρήγορα για το σύστημα. Ωστόσο, υπάρχει συνήθως κι ένας αριθμός μονοπάτων, τα αποκαλούμενα *κρίσιμα μονοπάτια* (critical paths), τα οποία περιορίζουν την ταχύτητα λειτουργίας του συστήματος και απαιτούν προσοχή στις λεπτομέρειες χρονισμού. Τα κρίσιμα μονοπάτια μπορούν να επηρεαστούν σε τέσσερα κύρια επίπεδα:

- ➊ Το επίπεδο αρχιτεκτονικής/μικροαρχιτεκτονικής
- ➋ Το επίπεδο λογικής
- ➌ Το επίπεδο κυκλώματος
- ➍ Το επίπεδο φυσικού σχεδίου

Τα μεγαλύτερα οφέλη επιτυγχάνονται με τη χρήση μιας καλής μικροαρχιτεκτονικής. Αυτό απαιτεί ευρεία γνώση τόσο των αλγορίθμων που υλοποιούν τη συνάρτηση, όσο και της τεχνολογίας-στόχου - για παράδειγμα, πόσες καθυστέρησες πολών χωρούν σ' έναν κύκλωμα ρολογιού, πόσο γρήγορα εκτελείται η

πρόσθεση, πόσο γρήγορα προσπελάζονται οι μνήμες και πόσος χρόνος απαιτείται για τη διάδοση των σημάτων κατά μήκος ενός αγορού. Ορισμένοι από τους συμβιβασμούς που γίνονται στο επίπεδο της μικροαρχιτεκτονικής αφορούν τον αριθμό των σταδίων διοχετεύσης, τον αριθμό των μονάδων εκτέλεσης (παράλληλη εκτέλεση, παραλληλισμός), καθός και το μέγεθος των μνημών.

Το επόμενο επίπεδο στο οποίο μπορεί να επηγειρθεί βελτιστοποίηση του χρονισμού είναι το επίπεδο λογικής. Στους συμβιβασμούς εδώ περιλαμβάνονται οι τόποι των λεπτομερών μπλοκ (π.χ., χρήση αθροιστών διάδοσης κρατουμένων αντί για αθροιστές πρόβλεψης κρατουμένων), ο αριθμός των σταδίων πολών στον κύκλωμα ρολογιού και ο βαθμός οδήγησης εισόδου (fan-in) και εξόδου (fan-out) των πολών. Ο μετασηματισμός από τη συνάρτηση σε πόλες και καταχωρίτες μπορεί να γίνεται εκ περας, με πειραματισμό, ή με λογική σύνθεση. Να θυμάστε, ωστόσο, ότι η δεξιοτεχνία στη σχεδίαση της λογικής δεν μπορεί να διορθώσει τα προβλήματα μιας κακής μικροαρχιτεκτονικής.

Αφού επιλεχθεί η λογική, η καθυστέρηση μπορεί να βελτιστοποιηθεί σε επίπεδο κυκλώματος, επιλέγοντας κατάλληλα μεγάλη τρανζίστορ ή χρησιμοποιώντας άλλο στυλ λογικής CMOS. Τέλος, η καθυστέρηση εξαρτάται από το φυσικό σχέδιο. Η χωροθέτηση (χειροκίνητη ή αυτόματα παραγόμενη) είναι ιδιαίτερα σημαντική επειδή καθορίζει τη μήκη των αγορών που συνεισφέρουν περιοστότερο στην καθυστέρηση. Η καλή χωροθέτηση των κυττάρων μπορεί επίσης να μειώσει την παραστική χωρητικότητα.

Πολλοί σχεδιαστές που δουλεύουν στο επίπεδο RTL δεν κατεβαίνουν ποτέ κάτω από το επίπεδο της μικροαρχιτεκτονικής. Μια κοινή πρακτική σχεδιασμού είναι η συγγραφή κώδικα RTL, στη συνέχεια η σύνθεση (επεξιόντας στο εργαλείο σύνθεσης) να φροντίσει για τη βελτιστοποίηση του χρονισμού στη επίπεδο λογικής, κυκλώματος και τοποθέτησης και τέλος ο ελέγχος για να διαπιστωθεί εάν τα αποτελέσματα είναι επαρκώς γρήγορα. Εάν δεν είναι, ο σχεδιαστής ζανγράφει τον κώδικα RTL με περιοστότερο παραλληλισμό ή διοχετεύση ή αλλάζει τον αλγόριθμο και επαναλαμβάνει τη διαδικασία, έως ότου να ικανοποιούνται οι απαιτήσεις και τους περιορισμούς που έχουν τεθεί για το χρονισμό. Εάν δεν κατανοεί τα χαρημάτερα επίπεδα αφαίρεσης στα οποία λειτουργεί το εργαλείο σύνθεσης, ο σχεδιαστής θα δυσκολευτεί να επιτύχει το σωστό χρονισμό σ' ένα απαιτητικό σύστημα.


Αυτό το κεφάλαιο επικεντρώνεται στις βελτιστοποιήσεις που λαμβάνουν χώρα σε επίπεδο λογικής και κυκλώματος, με την επιλογή του αριθμού των σταδίων των πολών και των μεγεθών των τρανζίστορ. Θα ξεκινήσουμε εξετάζοντας τη μεταβατική απόκριση (transient response) ενός συντοπρόφρε. Χρησιμοποιώντας τα μοντέλα στοιχείων από το Κεφάλαιο 2, μπορούμε να γράψουμε διαφορικές εξισώσεις για την τάση ως συνάρτηση του χρόνου, ώστε να υπολογίσουμε την καθυστέρηση. Δυστυχώς, αντες οι εξισώσεις είναι υπερβολικά πολύνικες για να μας δώσουν χρήσιμη πληροφορία και ταυτόχρονα υπερβολικά απλοίκες για να παρέχουν ακριβή αποτελέσματα. Σ' αυτό το κεφάλαιο θα επικεντρωθούμε στην ανάπτυξη αποδοτήρων ποντέλων, τα οποία μπορούν να διαφανώσουν περιοστότερο το σχεδιαστή. Το ποντέλο καθυστέρησης RC αντικειτούει (προσεγγιστικά) ένα τρανζίστορ που μεταγάγει ως ενεργή αντίσταση και παρέχει έναν τρόπο για τον υπολογισμό της καθυστέρησης χρησιμοποιώντας αριθμητικές τιμές αντί για διαφορικές εξισώσεις. Η μέθοδος του Λογικού Φόρτου απλοποιεί ακόμα περιοστότερο το ποντέλο και αποτελεί ένα ισχυρό εργαλείο για τον υπολογισμό της καθυστέρησης σε κυκλώματα. Το κεφάλαιο ολοκληρώνεται με μια περιγραφή άλλων μοντέλων καθυστέρησης που χρησιμοποιούνται για την ανάλυση χρονισμού.

4.2 Μεταβατική Απόκριση

Ο βασικότερος τρόπος υπολογισμού της καθυστέρησης συνιστάται στην ανάπτυξη ενός φυσικού μοντέλου του κυκλώματος που μας ενδιαφέρει, τη συγγραφή μιας διαφορικής εξισώσης που περιγράφει την τάση εξόδου ως συνάρτηση εισόδου και του χρόνου κατ', τέλος, την επίλυση αυτής της εξισώσης. Η λύση της προσφέρει την καθυστέρηση (RC αντικειτούει) έναντι της εισόδου για να φτάσει στο τιμή $V_{DD}/2$.

Η διαφορική εξισώση βασίζεται στη φόρτωση ή εκφόρτιση χωρητικοτήτων στο κύκλωμα. Το κύκλωμα χρειάζεται χρόνο για να αλλάξει κατάσταση, επειδή η χωρητικότητα δεν μπορεί να αλλάξει την τάση του ακαριαία. Εαν η χωρητικότητα C φορτίζεται με ρεύμα I , η τάση στον πυκνωτή μεταβάλλεται ως εξής:

$$I = C \frac{dV}{dt} \quad (4.2)$$



ΣΧΗΜΑ 4.3 Χωρητικότητες για τους υπολογισμούς καθυστέρησης αντιστροφέα.

χωρητικότητες έχουν ομαδοποιηθεί στην C_{out} .

Πριν εφαρμοστεί βηματική τάση, $A = 0$. Το $N1$ είναι OFF, το $P1$ είναι ON και $B = V_{DD}$.

Μετά από την εφαρμογή βηματικής τάσης, $A = 1$. Το $N1$ άγει (ON), το $P1$ αποκόπτει (OFF) και το B πέφτει προς το 0. Ο ρυθμός μεταβολής της τάσης V_B στον κόμβο B εξαρτάται από τη χωρητικότητα εξόδου και από το ρεύμα που διαρρέει το $N1$:

$$\frac{dV_B}{dt} = -\frac{I_{dn1}}{C_{out}} \quad (4.3)$$

Υποθέστε ότι η συμπεριφορά των τρανζιστορών διέπεται από ιδανικά (μεγάλου μήκους καναλιού) μοντέλα. Το ρεύμα εξαρτάται από το εάν το $N1$ είναι στη γραμμική περιοχή λειτουργίας, ή στον κορεορόπ. Η πόλη είναι σε δυναμικό V_{DD} , η πηγή είναι στο 0 και η υποδοχή σε V_B . Συνεπώς, $V_{gs} = V_{DD}$ και $V_{ds} = V_B$. Αρχικά, $V_{ds} = V_{DD} > V_{gs} - V_t$, οπότε το $N1$ είναι στον κορεορόπ. Καθώς η V_B πέφτει κάτω από την τιμή $V_{DD} - V_t$, το $N1$ εισέρχεται στην περιοχή γραμμικής λειτουργίας. Με αντικατάσταση από την Εξ. (2.10) και αναδιάταξη των όρων, βρίσκουμε τη διαφορική εξίσωση για την V_B


$$\frac{dV_B}{dt} = -\frac{\beta}{C_{out}} \begin{cases} \frac{(V_{DD} - V_t)^2}{2} & V_B > V_{DD} - V_t \\ \left(V_{DD} - V_t - \frac{V_B}{2}\right)V_B & V_B < V_{DD} - V_t \end{cases} \quad (4.4)$$

Κατά τη διάρκεια του κορεορούπ, το ρεύμα είναι σταθερό και η V_B μειώνεται γραμμικά έως ότου φτάσει στην τιμή $V_{DD} - V_t$. Από το σημείο αυτό και μετά, η διαφορική εξίσωση γίνεται μη-γραμμική. Η απόκριση μπορεί να υπολογιστεί αριθμητικά. Η ανοδική απόκριση της εξόδου υπολογίζεται με παρόμοιο τρόπο και είναι συμμετρική με την καθοδική απόκριση, εάν $\beta_p = \beta_n$.

Παράδειγμα 4.1

Σχεδιάστε τη γραφική παράσταση της απόκρισης του αντιστροφέα σε βηματική είσοδο και υπολογίστε την καθυστέρηση διάδοσης. Υποθέστε ότι το πλάτος των nMOS τρανζιστορών είναι 1 μμ και η χωρητικότητα εξόδου είναι 20 fF. Χρησιμοποιήστε τις ακόλουθες τιμές στις παραμέτρους του ιδανικού (μεγάλο καναλιού) μοντέλου για μια τεχνολογία κατασκευής στα 65 nm: $L = 50$ nm, $V_{DD} = 1.0$ V, $V_t = 0.3$ V, $t_{ox} = 10.5$ Å, $\mu = 80$ cm²/V · s.

ΛΥΣΗ: Η απόκριση απεικονίζεται στο Σχήμα 4.4. Η είσοδος A , ανέρχεται στα 10 ps. Η συνεχής μηλε γραμμή υποδεικνύει τη βηματική απόκριση που προβλέπει το μοντέλο μεγάλου καναλιού. Η εξόδος B , αρχικά ακολουθεί ευθεία γραμμή, καθώς το κορεσμένο pMOS τρανζιστορ συμπεριφέρεται σαν πηγή σταθερού ρεύματος. Τελικά, η εξόδος B καμπύλωνει καθώς προσεγγίζει το 0 και το nMOS τρανζιστορ εισέρχεται στην περιοχή γραμμικής λειτουργίας. Η καθυστέρηση διάδοσης είναι 12.5 ps. Η συνεχής μαρόν γραμμή υποδεικνύει τη βηματική απόκριση που προβλέπει το SPICE. Η καθυστέρηση διάδοσης είναι 15.8 ps. Το γεγονός ότι είναι μεγαλύτερη οφείλεται στο ότι η παραμέτρος ευκινησίας που χρησιμοποιείται στο μοντέλο μεγάλου καναλιού δεν συνυπολογίζει πλήρως τα φαινόμενα κορεούμο ταχύτης και υποβάθμισης ευκινησίας. Το SPICE υποδεικνύει ότι η εξόδος B αρχικά ανέρχεται προς σταγμή, πριν κατέλθει. Αυτό το φαινόμενο αποκαλείται bootstrapping και θα το εξετάσουμε στην Ενότητα 4.4.6.6. Η μαρόν διακεκομένη γραμμή αντιστοιχεί σ' ένα RC μοντέλο το οποίο προσεγγίζει το nMOS τρανζιστορ ως έναν αντιστόπατή 1 kΩ σε κατάσταση αγωγής (ON). Η καθυστέρηση διάδοσης που προέλευε με το μοντέλο RC ταφράζει αρκετά με αυτή του SPICE, αν και ο χρόνος καθόδου είναι υπερεκτημένος. Θα εξετάσουμε περιούστερα τα μοντέλα RC στην Ενότητα 4.3.



ΣΧΗΜΑ 4.4 Βηματική απόκριση του αντιστροφέα.

Σ' ένα πραγματικό κύκλωμα, η είσοδος θα προέρχεται από κάποια άλλη πόλη με μη-μηδενικό χρόνο ανόδου/καθόδου. Αυτή η είσοδος μπορεί να αντικεπτούσει προσεγγιστικά σαν μια ράμπα με τον ίδιο χρόνο ανόδου και καθόδου. Και σ' αυτή την περίπτωση, θα εξετάσουμε ένα παράδειγμα ανοδικής ράμπας και καθοδικής εξόδου για να δούμε πώς ο μη-μηδενικός χρόνος ανόδου επηρεάζει την καθυστέρηση διάδοσης.

Υποθέτοντας ότι $V_m + |V_{tp}| < V_{DD}$ η απόκριση ράμπας περιλαμβάνει τρεις φάσεις, όπως υποδεικνύεται στο Πίνακας 4.1. Όταν ο κόμβος A αρχίζει να ανέρχεται, το $N1$ αγει (ON), «μάχεται» με το $P1$ και αρχίζει να οδηγεί βαθμιαία το B προς τα κάτω, προς μια ενδιάμεση τιμή, προβλεπόμενη από την DC απόκριση του κυκλώματος (βλ. Ενότητα 2.5). Όταν ο κόμβος A φτάσει αρκετά κοντά στην V_{DD} , το $P1$ αποκόπτει (OFF) και ο κόμβος B πέφτει στο 0 χωρίς αντίσταση. Συνεπώς, μπορούμε να γράψουμε τις διαφορικές εξισώσεις για την V_B σε κάθε φάση:

$$\begin{aligned} \text{Φάση 1} \quad & V_B = V_{DD} \\ \text{Φάση 2} \quad & \frac{dV_B}{dt} = \frac{I_{dp1} - I_{dn1}}{C_{out}} \\ \text{Φάση 3} \quad & \frac{dV_B}{dt} = \frac{-I_{dn1}}{C_{out}} \end{aligned} \quad (4.5)$$

ΠΙΝΑΚΑΣ 4.1 Φάσεις της απόκρισης τύπου ράμπας του αντιστροφέα

Φάση	V_A	$N1$	$P1$	V_B
1	$0 < V_A < V_{tn}$	OFF	ON	V_{DD}
2	$V_{tn} < V_A < V_{DD} - V_{tp} $	ON	ON	Ενδιάμεση τιμή
3	$V_{DD} - V_{tp} < V_A < V_{DD}$	ON	OFF	Πέφτει προς το 0

Τα ρεύματα που μπορούσαν να υπολογιστούν χρησιμοποιώντας και πάλι το ιδιαίτερο (μεγάλου μήκους καναλιού) μοντέλο, αλλά η διαδικασία υπολογισμού είναι κοπαστική και παρέχει ελάχιστη πληροφόρηση. Η καίρια παρατήρηση είναι ότι η καθυστέρηση διάδοσης αυξάνεται, επειδή το $N1$ δεν γίνεται πλήρως ON αμέσως κατεπειδή «μάχεται» με το $P1$ στη Φάση 2. Στην Ενότητα 4.4.6.1 θα αναπτύξουμε ένα μοντέλο το οποίο θα περιγράψει πώς αυξάνεται η καθυστέρηση διάδοσης με το χρόνο ανόδου.

Πολυπλοκότερες πόλες, όπως οι πόλες NAND και NOR, έχουν τρανζίστορ εν σειρά. Κάθε εν σειρά τρανζίστορ βλέπει μικρότερη V_{ds} και αποδίδει λιγότερο ρεύμα. Το ρεύμα που διαρρέει τα τρανζίστορ μπορεί να βρεθεί με επίλογο τον συστήματος μη-γραμμικών διαφορικών εξισώσεων, πράγμα το οποίο, και σ' αυτή την περίπτωση, είναι προτιμότερο να γίνεται αριθμητικά. Εάν τα τρανζίστορ είχουν ίδιες διαστάσεις και το φορτίο είναι ίδιο, η καθυστέρηση θα αυξάνεται ανάλογα με τον αριθμό των εν σειρά τρανζίστορ.

Σ' αυτή την ενότητα είδαμε πώς μπορεί κανένας να αναπτύξει ένα φυσικό μοντέλο για ένα κύκλωμα, να διατυπώσει τη διαφορική εξίσωση για το μοντέλο και να τη λύσει για να υπολογίσει την καθυστέρηση. Η φυσική μοντέλοποιηση υποδεικνύει ότι η καθυστέρηση αυξάνεται ανάλογα με τη χωρητικότητα εξόδου και μειώνεται με το ρεύμα οδήγησης. Οι διαφορικές εξισώσεις χρησιμοποιούνται το ιδιαίτερο (μεγάλου μήκους καναλιού) μοντέλο για το ρεύμα των τρανζίστορ, το οποίο είναι ανακριβές για τις σύγχρονες τεχνολογίες κατασκευής. Επιπλέον, επειδή οι εξισώσεις είναι έντονα μη-γραμμικές για να έχουν λόγο κλειστού τόπου, πρέπει να επιλύνονται αριθμητικά και παρέχουν ελάχιστη πληροφόρηση για την καθυστέρηση. Οι προσωρινοί απειλούμενοι κύκλωμάτων αυτοματοποιούνται αυτή τη διαδικασία χρησιμοποιώντας περισσότερο ακριβείς εξισώσεις για την καθυστέρηση και παρέχουν καλές προβλέψεις του χρόνου καθυστέρησης, αλλά προσφέρουν ακόμα λιγότερη πληροφόρηση. Το υπόλοιπο αυτού του κεφαλαίου ασχολείται με την ανάπτυξη απλούστερων μοντέλων καθυστέρησης, τα οποία παρέχουν περισσότερη πληροφόρηση και αποδεκτή ακριβεία.

4.3 Μοντέλο Καθυστέρησης RC

Τα μοντέλα καθυστέρησης RC προσεγγίζουν τις μη-γραμμικές χαρακτηριστικές I-V και C-V των τρανζίστορ που μείστη την αντίσταση και χωρητικότητας για όλο το εύρος μεταγωγής (switching range) της πόλης. Αυτή η προσέγγιση δίνει αξιοσημείωτα καλά αποτελέσματα για την εκτίμηση της καθυστέρησης παρά τους εμφανείς περιορισμούς στην πρόβλεψη λεπτομερών αναλογικής συμπεριφοράς.

4.3.1 Ενεργή Αντίσταση

Το μοντέλο καθυστέρησης RC αντιτεωπίζει ένα τρανζίστορ ως ένα διακόπτη εν σειρά με μια αντίσταση. Η ενεργή αντίσταση (effective resistance) είναι ο λόγος της τάσης V_{ds} προς το ρεύμα I_{ds} υπολογισμένος ως μέσος όρος για το χρονικό διάστημα μεταγωγής που μας ενδιαφέρει.

Ένα μοναδιαίο nMOS τρανζίστορ ορίζεται ότι έχει ενεργή αντίσταση R . Το μέγεθος του μοναδιαίου τρανζίστορ μπορεί να είναι οποιοδήποτε, αλλά κατά σύμβαση αναφέρεται σ' ένα τρανζίστορ με ελάχιστο μήκος και ελάχιστο πλάτος διάχυσης με επαφή (η ηλικία 2/2). Εναλλακτικά, μπορεί να αναφέρεται στο πλάτος του nMOS τρανζίστορ σ' έναν ελάχιστου μεγέθους αντιτροφέα μιας βιβλιοθήκης τοποθετημένων κοτάρων. Ένα nMOS τρανζίστορ με k-πλάτιο από το μοναδιαίο πλάτος έχει αντίσταση R/k επειδή αποδίδει k-πλάτιο ρεύμα. Ένα μοναδιαίο pMOS τρανζίστορ έχει μεγαλύτερη αντίσταση, γενικά στο εύρος τημάτων $2R-3R$, λόγω της χαμηλότερης ευκινησίας. Σε όλη την έκταση αυτού του βιβλίου θα χρησιμοποιούμε το $2R$ στα παραδείγματα, για απλότητα στους υπολογισμούς. Η R είναι τοπικά στην τάξη μεγέθους των $10 \text{ k}\Omega$ για ένα μοναδιαίο τρανζίστορ. Στις Ενότητες 4.3.7 και 8.4.5 θα δούμε πώς μπορεί να καθοριστεί η ενεργή αντίσταση για τρανζίστορ με συγκεκριμένη τεχνολογία κατασκευής.

Σύμφωνα με το ιδιαίτερο (μεγάλου μήκους καναλιού) μοντέλο, το ρεύμα μειώνεται γραμμικά με το μήκος καναλιού και άρα η αντίσταση είναι ανάλογη του μήκους L . Επιπλέον, η αντίσταση δύο εν σειρά τρανζίστορ είναι το άθροισμα των αντιτάσσεων εκάστου τρανζίστορ (δείτε την Ασκηση 2.2). Ωστόσο, εάν ένα τρανζίστορ είναι σε πλήρη κορεομό ταχύτητας, το ρεύμα και η αντίσταση γίνονται ανεξάρτητα του μήκους καναλιού. Τα πραγματικά τρανζίστορ λειτουργούν κάποιον ανάμεσο σ' αυτό το δύο άκρα. Αυτό σημαίνει επίσης ότι η αντίσταση των εν σειρά τρανζίστορ είναι σχετικά χαμηλότερη από το άθροισμα των αντιτάσσεων, επειδή τα εν σειρά τρανζίστορ βλέπουν μικρότερη V_{ds} και υφίστανται λιγότερο κορεομό ταχύτητας. Το φαινόμενο είναι περισσότερο έντονο για τα pMOS παρά για τα pMOS τρανζίστορ λόγω της υψηλότερης ευκινησίας και του μεγαλύτερου κορεομό ταχύτητας. Η απλούστερη δυνατή προσέγγιση

είναι να αγνοήσουμε τον κορεομό ταχύτητας κατά τους υπολογισμούς με το χέρι, έχοντας ωστόσο υπόψη ότι τα εν σειρά τρανζίστορ θα είναι σχετικά ταχύτερα από το προβλεπόμενο.

4.3.2 Χωρητικότητα Πύλης και Διάχυσης


Κάθε τρανζίστορ έχει επίσης χωρητικότητα πύλης και διάχυσης. Ορίζουμε ως C τη χωρητικότητα πύλης ενός μοναδιαίου τρανζίστορ και των δύο τύπων. Ένα τρανζίστορ με k -πλάτιο από το μοναδιαίο πλάτος έχει χωρητικότητα kC . Η χωρητικότητα διάχυσης εξαρτάται από το μέγεθος της περιοχής/υποδοχής. Χρησιμοποιώντας τη προσεγγίση από την Ενότητα 2.3.1, υποθέτουμε ότι η πηγή ή η υποδοχή με επαφή ενός μοναδιαίου τρανζίστορ θα έχει επίσης χωρητικότητα περίπου ίση με C . Τα πλατύτερα τρανζίστορ έχουν αναλογικά μεγαλύτερη χωρητικότητα διάχυσης. Όταν αυξάνεται το μήκος καναλιού, αυξάνεται αναλογικά η χωρητικότητα πύλης, αλλά δεν επηρέαζεται η χωρητικότητα διάχυσης.

Αν και οι χωρητικότητες είχουν μη-γραμμική εξάρτηση από την τάση, χρησιμοποιούμε μια μέση τιμή. Όπως αναφέραμε στην Ενότητα 2.3.1, κατά προσέγγιση εκτιμάμε ότι η χωρητικότητα C για ένα τρανζίστορ ελάχιστου μήκους είναι 1 fF ανά μm πλάτους. Συνεπώς, σε μια τεχνολογία κατασκευής 65 nm μ' ένα μοναδιαίο τρανζίστορ να έχει πλάτος $0.1 \mu\text{m}$, η C είναι περίπου 0.1 ff .


4.3.3 Ισοδύναμα RC Κυκλώματα

Το Σχήμα 4.5 παρουσιάζει ισοδύναμα κυκλώματα μοντέλα RC για nMOS και pMOS τρανζίστορ με πλάτος k και διάχυση με επαφή τόσο στην πηγή όσο και στην υποδοχή. Το pMOS τρανζίστορ έχει περίπου διπλάσια αντίσταση από το nMOS, επειδή οι οπές έχουν χαμηλότερη ευκινησία από τα πληκτρόνια. Οι ποκνοτές για το pMOS τρανζίστορ παρουσιάζονται με την V_{DD} ως δεύτερο ακροδέκτη επειδή το π-ηγάδιο συνδέεται συνήθως στην υψηλή στάθμη. Ωστόσο, όσον αφορά την καθυστέρηση, η συμπεριφορά των ποκνοτή είναι ανεξάρτητη από την τάση του δεύτερου ακροδέκτη, υπό ότι παραμένει σταθερή. Γ' αυτό και ορισμένες φορές σχεδιάζουμε το δεύτερο ακροδέκτη ως γείωση, χάριν ευκολίας.


Τα ισοδύναμα κυκλώματα για τις λογικές πόλες «συναρμολογούνται» από τα μεμονωμένα τρανζίστορ. Το Σχήμα 4.6 παρουσιάζει το ισοδύναμο κύκλωμα για έναν αντιτροφέα FOI (fanout-of-1) με αμελτέα χωρητικότητα αγαγών. Οι μοναδιαίοι αντιτροφέας του Σχήματος 4.6(a) απαρτίζονται από ένα nMOS τρανζίστορ μοναδιαίου μεγέθους και ένα pMOS τρανζίστορ με διπλάσιο από το μοναδιαίο πλάτος για να επιευχθούν ίσες αντιτάσσεις ανδρών και καθόδου. Το Σχήμα 4.6(b) παρουσιάζει ένα ισοδύναμο κύκλωμα, με τον πρώτο αντιτροφέα να οδηγεί την πόλη του δεύτερου αντιτροφέα. Εάν η είσοδος A ανέρχεται, το nMOS τρανζίστορ θα είναι ON και το pMOS θα είναι OFF. Το Σχήμα 4.6(y) απεικονίζει αυτή την περίπτωση, αλλά χωρίς να περιλαμβάνει τους διακόπτες. Δεν περιλαμβάνονται επίσης




ΣΧΗΜΑ 4.5 Ισοδύναμα κυκλώματα για τρανζίστορ.



ΣΧΗΜΑ 4.6 Ισοδύναμο κύκλωμα για αντιτροφέα.



ΣΧΗΜΑ 4.7 Ισοδύναμα κύκλωμα για μια πύλη NAND 3 εισόδων.



ΣΧΗΜΑ 4.8 Σύστημα RC πρώτης τάξης.

οι πυκνωτές που είναι συνδεμένοι μεταξύ δύο σταθερών τροφοδοσιών, επειδή δεν φορτίζονται, ούτε εκφορτίζονται. Η συνολική χωρητικότητα στην έξοδο Y είναι 6C.

Παράδειγμα 4.2

Σχεδιάστε μια πύλη NAND 3 εισόδων με τρανζίστορ των οποίων τα πλάτη επιλέγονται ώστε να επιτυγχάνεται αντίσταση ανόδου και καθόδου ίση με αυτή ενός μοναδιαίου αντιστροφέα (R). Στην πώλη, επομένως τις χωρητικότητες πώλης και διάχυσης. Υποθέστε ότι δύο οι κόμβοι διάχυσης έχουν επαρή. Στη συνέχεια σχεδιάστε ισοδύναμα κύκλωμα για την καθοδική μετάβαση της εξόδου και για τη χειριστή περίπτωση της ανοδικής μετάβασης της εξόδου.

ΑΥΣΗ: Το Σχήμα 4.7(a) παρουσιάζει μια τέτοια πώλη. Τα τρία pMOS τρανζίστορα είναι εν σειρά, οπότε η αντίσταση που παρουσιάζουν είναι τριπλάσια από αυτή ενός μεμονωμένου τρανζίστορα. Συνεπώς, για αντιστροφέα το καθένα θα πρέπει να έχει τριπλάσιο από το μοναδιαίο πλάτος. Με άλλα λόγια, το κάθε τρανζίστορο έχει αντίσταση $R/3$ και ο εσερός συνδυασμός τους έχει αντίσταση R .

Τα δύο pMOS τρανζίστορα είναι εν παραλλήλω. Στη χειριστή περίπτωση (με μία από τις εισόδους σε χαμηλή στάθμη), μόνο ένα από τα pMOS τρανζίστορα θα είναι ON. Συνεπώς, το καθένα πρέπει να έχει διπλάσιο από το μοναδιαίο πλάτος για να παρουσιάζει αντίσταση R .

Το Σχήμα 4.7(b) υποδεικνύει τις χωρητικότητες. Κάθε εισόδους παρουσιάζει πέντε μονάδες χωρητικότητας πώλης στο οποιούδηποτε κύκλωμα την δηγεί. Παρατηρήστε ότι οι πυκνωτές στης διάχυσης πηγής που συνδέονται στης γραμμές τροφοδοσίας έχουν τα άκρα τους βραχοκύλωμένα, οπότε δεν έχουν ομαδιά για τη λειτουργία του κύκλωματος. Στο Σχήμα 4.7(g) έχουμε επανασχεδιάσει την πώλη αφού εξαλείψαμε αυτές τις χωρητικότητες και συνδέομε τις υπόλουπες στη γείση.

Το Σχήμα 4.7(d) παρουσιάζει το ισοδύναμο κύκλωμα για την καθοδική μετάβαση της εξόδου. Η εξόδος δηγείται κάτω μέσω των τριών εν σειρά pMOS τρανζίστορων.

Το Σχήμα 4.7(e) παρουσιάζει το ισοδύναμο κύκλωμα για την ανοδική μετάβαση της εξόδου. Στη χειριστή περίπτωση, οι δύο επάνω εισοδοι είναι 1 και η κάτω πέφτει στο 0.

Η εξόδος δηγείται πάνω μέσω ενός pMOS τρανζίστορου. Τα δύο ανώτερα nMOS τρανζίστορα συνεχίζουν να άγουν, οπότε η χωρητικότητα διάχυσης μεταξύ των εν σειρά nMOS τρανζίστορου πρέπει επίσης να εκφορτιστεί.

4.3.4 Μεταβατική Απόκριση

Στη συνέχεια θα εφαρμόσουμε το μοντέλο RC για να υπολογίσουμε τη βηματική απόκριση του συστήματος πρώτης τάξης που παρουσιάζεται στο Σχήμα 4.8. Αυτό το σύστημα αποτελεί ένα καλό μοντέλο για έναν αντιστροφέα με μέγεθος επιλεγμένο κατάλληλα για ισές καθυστέρησης ανόδου και καθόδου. Το σύστημα έχει συνάρτηση μεταφοράς


$$H(s) = \frac{1}{1+sRC} \quad (4.6)$$

και βηματική απόκριση

$$V_{out}(t) = V_{DD} e^{-t/\tau} \quad (4.7)$$

όπου $\tau = RC$. Η καθυστέρηση διάδοσης είναι ο χρόνος κατά τον οποίο V_{out} φτάνει στην τιμή $V_{DD}/2$, όπως υποδεικνύει το Σχήμα 4.9.

$$t_{pd} = RC \ln 2 \quad (4.8)$$



ΣΧΗΜΑ 4.9 Βηματική απόκριση πρώτης τάξης.

Ο συντελεστής $\ln 2 = 0.69$ δεν διευκολύνει τους υπολογισμούς μας. Η ενεργή αντίσταση R είναι ούτως ή άλλως μια εμπειρική παραμέτρος, οπότε είναι προτιμότερο να ενσωματώσουμε το συντελεστή $\ln 2$ για να ορίσουμε μια νέα ενεργή αντίσταση $R' = R \ln 2$. Έτσι, η καθυστέρηση διάδοσης γίνεται απλώς $R'C$. Χάριν ευκολίας, συνήθως εξαλείφουμε τους τόνους και γράφουμε απλώς

$$t_{pd} = RC \quad (4.9)$$

όπου η ενεργή αντίσταση R επιλέγεται κατάλληλα ώστε να δώσει τη ωστή καθυστέρηση.

Το Σχήμα 4.10 παρουσιάζει ένα σύστημα δεύτερης τάξης. Οι R_1 και R_2 θα μπορούσαν να μοντελοποιούν τα δύο εν σειρά pMOS τρανζίστορο σε μια πύλη NAND, ή σ' έναν αντιστροφέα που δηγείται ένα μεγάλου μήκους αγωγό με μη-αμελητέα αντίσταση. Η συνάρτηση μεταφοράς είναι

$$H(s) = \frac{1}{1 + s[R_1C_1 + (R_1 + R_2)C_2] + s^2 R_1 C_1 R_2 C_2} \quad (4.10)$$

Η συνάρτηση έχει δύο πραγματικούς πόλους και η βηματική απόκριση είναι


$$V_{out}(t) = V_{DD} \frac{\tau_1 e^{-t/\tau_1} - \tau_2 e^{-t/\tau_2}}{\tau_1 - \tau_2} \quad (4.11)$$

με

$$\tau_{1,2} = \frac{R_1 C_1 + (R_1 + R_2) C_2}{2} \left(1 \pm \sqrt{1 - \frac{4 R^* C^*}{[1 + (1 + R^*) C^*]^2}} \right) \quad (4.12)$$

$$R^* = \frac{R_2}{R_1}; \quad C^* = \frac{C_2}{C_1}$$


Η Εξ. (4.12) είναι τόσο πολύπλοκη, που δεν εξυπηρετεί το στόχο της απλοποίησης ενός κυκλώματος CMOS σ' ένα ισοδύναμο RC δίκτυο. Ωστόσο, μπορεί να προσεγγιστεί ως ένα σύστημα πρώτης τάξης με μόνο σταθερά χρόνον:



ΣΧΗΜΑ 4.10 Σύστημα RC δεύτερης τάξης.

$$\tau = \tau_1 + \tau_2 = R_1 C_1 + (R_1 + R_2) C_2 \quad (4.13)$$

Αυτή η προσέγγιση δουλεύει καλύτερα όταν η μία σταθερά χρόνου είναι σημαντικά μεγαλύτερη από την άλλη [Horowitz84]. Για παράδειγμα, εάν $R_1 = R_2 = R$ και $C_1 = C_2 = C$, τότε $\tau_1 = 2.6 RC$, $\tau_2 = 0.4 RC$, $r = 3 RC$. Η απόκριση δεύτερης τάξης και η πρώτης τάξης προσέγγιση της παρουσιάζονται στο Σχήμα 4.11. Το οφέλμα στην εκτίμηση της καθυστέρησης διάδοσης από την προσέγγιση πρώτης τάξης είναι μικρότερο από 7%. Ακόμα και στη χειριστική περίπτωση, όπου οι δύο σταθερές χρόνου είναι ίσες, το οφέλμα είναι μικρότερο από 15%. Η χρήση μιας μεμονωμένης σταθεράς χρόνου αποτελεί κακή επιλογή για την περιγραφή της συμπειροφάσης των ενδιάμεσων κόμβων. Για παράδειγμα, η απόκριση στο n , δεν μπορεί να περιγραφεί καλά με μεμονωμένη σταθερά χρόνου. Ωστόσο, οι σχεδιαστές CMOS ενδιαφέρονται πρωτίστως για την καθυστέρηση στην έξοδο μιας πόλης, όπου η προσέγγιση δουλεύει καλά. Στην επόμενη ενότητα θα επιχειρήσουμε να βρούμε μια απλή προσέγγιση μεμονωμένης σταθεράς χρόνου για γενικά κυκλώματα δένδρων RC, χρησιμοποιώντας το μοντέλο καθυστέρησης Elmore.



ΣΧΗΜΑ 4.11 Σύγκριση της απόκρισης δεύτερης τάξης με την προσέγγιση πρώτης τάξης.

4.3.5 Καθυστέρηση Elmore

Γενικά, τα περισσότερα κυκλώματα ενδιαφέροντος μπορούν να αναπαρίστανται ως ένα RC δένδρο – δηλαδή, ένα RC κύκλωμα χωρίς βρόχους. Η «ρίζα του δένδρου» είναι η πηγή τάξης και τα φύλλα είναι οι πυκνώτες στα άκρα των κλάδων. Το μοντέλο καθυστέρησης Elmore [Elmore48] υπολογίζει την καθυστέρηση από μια πηγή που μεταγάγει σ' έναν από τους κόμβους-φύλλα ως το άθροισμα της χωρητικότητας C_i σε κάθε κόμβο i πολλαπλασιάσμενη επί την ενεργή αντίσταση R_i στο διαμορφάδιμο μονοπάτι από την πηγή προς τον κόμβο και το φύλλο. Η εφαρμογή του μοντέλου καθυστέρησης Elmore θα γίνει καλύτερα κατανοητή διά παραδείγματος.

$$t_{pd} = \sum_i R_i C_i \quad (4.14)$$

Παράδειγμα 4.3

Υπολογίστε την καθυστέρηση Elmore για την V_{out} στο 2ης τάξης ούτστημα RC του Σχήματος 4.10.

ΛΥΣΗ: Το κύκλωμα έχει μια πηγή και δύο κόμβους. Στον κόμβο n , η χωρητικότητα είναι C_1 και η αντίσταση προς την πηγή είναι R_1 . Στον κόμβο V_{out} , η χωρητικότητα είναι C_2 και η αντίσταση προς την πηγή είναι $(R_1 + R_2)$. Άρα, η καθυστέρηση Elmore είναι $t_{pd} = R_1 C_1 + (R_1 + R_2) C_2$, ακριβός όπως προβλέψαμε με χρήση μεμονωμένης σταθεράς χρόνου στην Εξ. (4.13). Σημειώστε ότι η ενεργές αντίστασες θα πρέπει να συνυπολογίζουν το συντελεστή $In 2$.

Παράδειγμα 4.4

Υπολογίστε μια εκτίμηση της t_{pd} για ένα μοναδιαίο αντιστροφέα που οδηγεί τη πανομοιότυπους μοναδιαίους αντιστροφέis.

ΛΥΣΗ: Το Σχήμα 4.12 παρουσιάζει ένα ισοδύναμο κύκλωμα για την καθοδική μετάβαση. Κάθε αντιστροφέας φορτίου παρουσιάζει $3C$ μονάδες χωρητικότητας πόλης – συνολικά, $3mC$. Ο κόμβος εξόδου βλέπει επίσης μια χωρητικότητα $3C$ από τις διαγόσεις υποδοχής του αντιστροφέα που οδηγεί. Αυτή η χωρητικότητα αποκαλείται παρασπική επειδή είναι ένα ανεπιθύμητο επακόλουθο της ανάγκης να κάνουμε την υποδοχή αρκετά μεγάλη για να έρχεται σε επαφή. Η παρασπική χωρητικότητα είναι ανεξάρτητη από το φορτίο που οδηγεί ο αντιστροφέας. Άρα, η συνολική χωρητικότητα είναι $(3 + 3m)C$. Η αντίσταση είναι R , όπου η καθυστέρηση Elmore είναι $t_{pd} = (3 + 3m)RC$. Το ισοδύναμο κύκλωμα για την ανοδική μετάβαση δίνει την ίδια αποτελέσματα.



Παράδειγμα 4.5

Επαναλάβετε το Παράδειγμα 4.4 για την περιπτωση όπου ο αντιστροφέας που οδηγεί έχει w -πλάσιο από το μοναδιαίο μέγεθος.

ΛΥΣΗ: Το Σχήμα 4.13 παρουσιάζει το ισοδύναμο κύκλωμα. Τα τρανζίστορ του οδηγού έχουν w -πλάσιο πλάτος, όποτε η ενεργή αντίσταση μειώνεται κατά συντελεστή w . Η χωρητικότητα διάχυσης αυξάνεται κατά συντελεστή w . Η καθυστέρηση t_{pd} είναι: $t_{pd} = ((3w + 3m)C)R/w = (3 + 3m/w)RC$.

Ορίζουμε το βαθμό οδήγησης ε εδών (fanout) της πόλης, h , ως το λόγο της χωρητικότητας φορτίου προς τη χωρητικότητα εισόδου. (Η χωρητικότητα διάχυσης δεν συνυπολογίζεται στο fanout). Η χωρητικότητα φορτίου είναι $3mC$. Η χωρητικότητα εισόδου είναι $3wC$. Συνεπώς, ο αντιστροφέας έχει fanout $h = m/w$ και η καθυστέρηση μπορεί να διατυπωθεί ως $(3 + 3h)RC$.



Παράδειγμα 4.6

Εάν ένα μοναδιαίο τρανζίστορ έχει $R = 10 k\Omega$ και $C = 0.1 fF$ σε μια τεχνολογία κατασκευής $65 nm$, υπολογίστε την καθυστέρηση, σε πικοδευτερόλεπτα, τον αντιστροφέα του Σχήματος 4.14 με fanout $h = 4$.

ΛΥΣΗ: Το γινόμενο RC στην τεχνολογία κατασκευής $65 nm$ που είναι $(10 k\Omega)(0.1 fF) = 1 ps$. Για $h = 4$, η καθυστέρηση είναι $(3 + 3h)(1 ps) = 15 ps$. Αποκαλείται καθυστέρηση αντιστροφέα με fanout 4 (fanout-of-4, FO4) και είναι έναν αντιρραπεστική των καθυστέρησεων πόλης σε τοπικά κύκλωμα. Όπως γνωρίζετε, ένα πικοδευτερόλεπτο είναι ένα τρισεκατομμύριο φορές ανά δευτερολέπτο. Ο αντιστροφέας μπορεί να μεταγάγει περίπου 66 δισεκατομμύρια φορές ανά δευτερολέπτο. Αυτή η εκπληκτική ταχύτητα είνει γεγονός της θεαματικές δυνατότητες των ολοκληρωμένων κυκλωμάτων.

Συχνά, είναι χρήσιμο να εκφράζουμε την καθυστέρηση σε μια μορφή ανεξάρτητη από την τεχνολογία κατασκευής, έτσι ώστε να συγκρίνουμε κυκλώματα βάσει της τοπολογίας και όχι βάσει της ταχύτητας που παρέχει η κατασκευαστική διαδικασία. Επιπλέον, έχοντας ένα ανεξάρτητο από την τεχνολογία κατασκευής μέτρο για την καθυστέρηση, η γνώση των ταχυτήτων ενός κυκλώματος που αποκτάμε καθώς δουλεύουμε με μια τεχνολογία κατασκευής μπορεί να μεταφερθεί σε μια νέα τεχνολογία. Παρατηρήστε ότι η καθυστέρηση ενός ιδανικού αντιστροφέα FO1 χωρίς παρασπική χωρητικότητα είναι $\tau = 3RC$ [Sutherland99]. Συμβολίζουμε την κανονικοποιημένη καθυστέρηση d σε σχέση με την καθυστέρηση αυτού του αντιστροφέα:

$$d = \frac{t_{pd}}{\tau} \quad (4.15)$$

¹ Μην συγχέετε αυτό τον ορισμό της $\tau = 3RC$, δηλαδή, την καθυστέρηση ενός απαλλαγμένου από παρασπική χωρητικότητα αντιστροφέα FO1, με τον ορισμό $\tau = RC$ που δίνουν οι Mead και Conway [Mead80], ο οποίος αντιρραπεστεί την καθυστέρηση ενός nMOS τρανζίστορ που οδηγεί τη δική του πόλη, ούτε με τη χρήση του τ ως μια αυθαίρετη σταθερά χρόνου. Για το υπόλοιπο αυτού του κεφαλαίου, ισχύει $\tau = 3RC$.



ΣΧΗΜΑ 4.14 Αντιστροφέας FO4.

Άρα, η καθυστέρηση ενός αντιστροφέα με ικανότητα οδήγησης h εξόδων (fanout-of- h) μπορεί να διατυπωθεί σε κανονικοπιμένη μορφή ως $d = h + 1$, υποθέτοντας ότι η χωρητικότητα διάχυσης ωστά περίπου με τη χωρητικότητα πόλης. Ένας αντιστροφέας FO4 έχει καθυστέρηση ισημερίας με 5τ. Εάν η χωρητικότητα διάχυσης ήταν ελαφρώς υψηλότερη, η καθυστέρηση FO4 θα μεταβάλλονταν μόνο κατά ένα μικρό ποσό. Συνεπώς, η καθυστέρηση του κυκλώματος μετριούμενη σε καθυστέρησης FO4 μένει σχεδόν σταθερή από τη μια τεχνολογία κατασκευής στην άλλη².

Παράδειγμα 4.7

Υπολογίστε τους χρόνους t_{pd} και t_{pdr} για την πόλη NAND 3 εισόδων από το Παράδειγμα 4.2, εάν η έξοδος έχει ως φορτίο h πανοριότωπες πόλες NAND.

ΛΥΣΗ: Κάθε φορτίο της πόλης NAND παρουσιάζει 5 μονάδες χωρητικότητας σε μια δεδουλμένη εισόδου. Το Σχήμα 4.15(a) παρουσιάζει το ισοδύναμο κύκλωμα, συμπεριλαμβανομένου του φορτίου για την καθοδική μετάβαση. Ο κόμβος n_1 έχει χωρητικότητα 3C και αντίσταση $R/3$ προς τη γείωση. Ο κόμβος n_2 έχει χωρητικότητα 3C και αντίσταση $(R/3 + R/3)$ προς τη γείωση. Ο κόμβος Y έχει χωρητικότητα $(9 + 5h)C$ και αντίσταση $(R/3 + R/3 + R/3)$ προς τη γείωση. Η καθυστέρηση Elmore για την καθοδική έξοδο είναι το άθροισμα από των γινομένων RC , $t_{pd} = (3C)(R/3) + (3C)(R/3 + R/3) + ((9 + 5h)C)(R/3 + R/3 + R/3) = (12 + 5h)RC$.

ΣΧΗΜΑ 4.15 Ισοδύναμα κυκλώματα για πόλη με φορτίο.

Το Σχήμα 4.15(b) παρουσιάζει το ισοδύναμο κύκλωμα για την ανοδική μετάβαση. Στη χειρότητη περίπτωση, ο δύο εσωτερικές είσοδοι είναι 1 και η εξωτερική είσοδος κατέρχεται. Ο κόμβος Y οδηγείται πάνω, στην V_{DD} μέσω ενός pMOS τρανζίστορ. Τα ON nMOS τρανζίστορα συνεισφέρουν παρασιτική χωρητικότητα, η οποία επιβραδύνει τη μετάβαση. Ο κόμβος Y έχει χωρητικότητα $(9 + 5h)C$ και αντίσταση R προς την V_{DD} . Ο κόμβος n_2 έχει χωρητικότητα 3C. Η σχετική αντίσταση είναι μόνο R , και όχι $(R + R/3)$, επειδή η έξοδος φορτίζεται μόνο μέσω της R . Αυτό σημαίνει ότι η ώπαρξη της αντίστασης στο κοινό μονοπάτι από την πηγή (V_{DD}) έως τον κόμβο (n_2) και το φόλιο (Y). Παρόμοια, ο κόμβος n_1 έχει χωρητικότητα 3C και αντίσταση R . Άρα, η καθυστέρηση Elmore για την ανοδική έξοδο είναι $t_{pdr} = (15 + 5h)RC$. Οι αντιστάσεις $R/3$ δεν συνεισφέρουν σ' αυτή την καθυστέρηση. Στην πραγματικότητα, προστείνουν τις χωρητικότητες διάχυσης, οι οποίες δεν χρειάζεται να φορτίζονται πλήρως, πριν ανέλθει ο κόμβος Y . Συνεπώς, η καθυστέρηση Elmore είναι συντηρητική και η πραγματική καθυστέρηση είναι κατά τις μικρότερες.

Αν και η πόλη έχει ισχή αντίστασης οδήγησης πάνω και κάτω, οι καθυστέρησης δεν είναι απολύτως ισες λόγω των χωρητικοτήτων των εσωτερικών κόμβων.


Παράδειγμα 4.8

Υπολογίστε τις καθυστέρησης μόλυνσης t_{cif} και t_{car} για την πόλη NAND 3 εισόδων από το Παράδειγμα 4.2, εάν η έξοδος έχει φορτίο h πανοριότωπες πόλες NAND.

ΛΥΣΗ: Η καθυστέρηση μόλυνσης είναι η ταχύτερη στην οποία μπορεί να μεταγάγει η πόλη. Για την καθοδική μετάβαση, η βέλτιστη περίπτωση είναι τα δύο κάτω nMOS τρανζίστορα να είναι ήδη ON όταν αρχίζει να άγει το κορυφαίο. Σ' αυτή την περίπτωση, οι χωρητικότητες διάχυσης στους κόμβους n_1 και n_2 έχουν ήδη εκφραστεί και δεν συνεισφέρουν στην καθυστέρηση. Το Σχήμα 4.16(a) παρουσιάζει το ισοδύναμο κύκλωμα και η καθυστέρηση είναι $t_{cif} = (9 + 5h)RC$.

ΣΧΗΜΑ 4.16 Ισοδύναμα κυκλώματα για τον υπολογισμό της καθυστέρησης μόλυνσης.

² Αυτό υποθέτει ότι το κύκλωμα κυριαρχείται από την καθυστέρηση πόλης. Η καθυστέρηση RC μεγάλου μήκους αγωγών δεν ακολουθεί με τον ίδιο ρυθμό την καθυστέρηση πόλης, όπως θα δούμε στο Κεφάλαιο 4.



Για την ανοδική μετάβαση, η βέλτιστη περίπτωση είναι αυτή όπου και τα τρία pMOS τρανζίστορα άγουν ταυτόχρονα. Τα nMOS τρανζίστορα αποκόπτονται (OFF), οπότε τα n_1 και n_2 δεν συνδέονται στην έξοδο και δεν συνεισφέρουν στην καθυστέρηση. Τα εν παραλλήλω τρανζίστορα αποδίδουν τριπλάσιο ρεύμα, όπως υποδεικνύει το Σχήμα 4.16(b), οπότε η καθυστέρηση είναι $t_{car} = (3 + (5/3)h)RC$.

Σε όλα τα παραδίγματα, η καθυστέρηση αποτελείται από δύο συνιστώσες. Η παρασιτική καθυστέρηση είναι ο χρόνος που χρειάζεται μια πόλη για να οδηγήσει τη δική της, εσωτερική χωρητικότητα διάχυσης. Αυξάνοντας το πλάτος των τρανζίστορων μιωνείται η αντίσταση, αλλά αυξάνεται η χωρητικότητα, οπότε παρασιτική καθυστέρηση είναι στην ιδιαίτερη περίπτωση, ανεξάρτητη από το μέγεθος της πόλης³. Η καθυστέρηση φόρτων (effort delay) εξαρτάται από το λόγο h της εσωτερικής χωρητικότητας φορτίου προς τη χωρητικότητα εισόδου και άρα μεταβάλλεται με το πλάτος των τρανζίστορων. Επίσης εξαρτάται από την πολυπλοκότητα της πόλης. Ο λόγος χωρητικοτήτων αποκαλείται βαθμός οδήγησης εισόδου (fanout), ή ηλεκτρικός φόρτος (electrical effort) και ο όρος που υποδεικνύει την πολυπλοκότητα των πολών αποκαλείται λογικός φόρτος (logical effort). Για παραδίγμα, ένας αντιστροφέας με καθυστέρηση $d = h + 1$, έχει παρασιτική καθυστέρηση 1 και ο λογικός φόρτος είναι επίσης 1. Η NAND3 έχει χειριστηκή καθυστέρηση $d = (5/3)h + 5$. Συνεπώς, έχει παρασιτική καθυστέρηση 5 και λογικό φόρτο 5/3. Αυτές οι συνιστώσες καθυστέρησης θα εξεταστούν περαιτέρω στην Ενότητα 4.


4.3.6 Εξάρτηση του Φυσικού Σχεδίου από τη Χωρητικότητα

Σ' ένα καλό φυσικό σχέδιο, οι κόμβοι διάχυσης ορίζονται ώστε να είναι κοινούχρηστοι οποτεδήποτε αυτό είναι δυνατό, για τη μείωση της χωρητικότητας διάχυσης. Επιπλέον, οι κόμβοι διάχυσης χωρίς επαφή μεταξύ των εν οιρά τρανζίστορων είναι συνήθως μικρότεροι από εκείνους με επαφή. Οι κόμβοι χωρίς επαφή έχουν λιγότερη χωρητικότητα (δείτε τις Ενότητες 2.3 και 8.4.4), αν και αγνοούμε αυτή τη διαφορά κατά τους υπολογισμούς με το χέρι. Μια συνημμητική μέθοδος εκτίμησης των χωρητικοτήτων πριν από το φυσικό σχέδιο είναι να υποθέσουμε κόμβους διάχυσης χωρίς επαφή μεταξύ των εν οιρά τρανζίστορων και κόμβους διάχυσης με επαφή οποιουδήποτε αλλού. Ωστόσο, μπορεί να υπολογιστεί μια ακριβέστερη εκτίμηση αφού γίνεται γνωστό το φυσικό σχέδιο.

Παράδειγμα 4.9


Το Σχήμα 4.17(a) παρουσιάζει ένα φυσικό σχέδιο μιας πόλης NAND 3 εισόδων. Η ίδια περιοχή διάχυσης υποδοχής μοιράζεται από τα pMOS τρανζίστορα. Υπολογίστε την πραγματική χωρητικότητα διάχυσης από το φυσικό σχέδιο.

ΛΥΣΗ: Το Σχήμα 4.17(b) παρουσιάζει το ίδιο σχηματικό, αλλά μ' αυτές τις χωρητικοτήτες στη γείωση. Ο κόμβος εξόδου έχει τις ακόλουθες χωρητικότητες διάχυσης: 3C από την υποδοχή του nMOS τρανζίστορο, 2C από την απομονωμένη υποδοχή του pMOS τρανζίστορο και 2C από τις υποδοχές ενός ζεύγους pMOS τρανζίστορων που μοιράζονται μια επαφή. Συνεπώς, η πραγματική χωρητικότητα διάχυσης στην έξοδο είναι 7C, αντί των 9C που προβλέψαμε για το Σχήμα 4.15.



ΣΧΗΜΑ 4.17 Πόλη NAND 3 εισόδων, σχολιασμένη με τις τιμές χωρητικότητας διάχυσης όπως εξάγονται από το φυσικό σχέδιο.

³ Για τις πόλες με πλατότερα τρανζίστορα, μπορούν να χρησιμοποιούνται ειδικά τεχνάριμα στο φυσικό σχέδιο, έτσι ώστε η χωρητικότητα διάχυσης να αυξάνεται λιγότερο από γραμμικά με το πλάτος με αποτέλεσμα να μειώνεται ελαφρώς η παρασιτική καθυστέρηση των μεγάλων πολών, όπως θα δούμε στην Ενότητα 4.3.6.



ΣΧΗΜΑ 4.18 Στιλ φυσικού σχεδίου: (a) συμβατικό, (b) διπλωμένο.




ΣΧΗΜΑ 4.19 Καθυστέρηση στιλ διάδοσης με την είσοδο και την έξοδο να προσεγγίζονται ως ράμπες.

4.3.7 Καθορισμός της Ενεργής Αντίστασης

Η ενεργή αντίσταση μπορεί να υπολογιστεί είτε μέσω προσομοιώσης, είτε με ανάλυση. Η Ενότητα 8.4.5 περιγράφει τη μέθοδο της προσομοιώσης, η οποία είναι περιοσύντερο ακριβής. Ωστόσο, στην παρούσα ενότητα θα παρούσασμε μια ανάλυση η οποία παρέχει περιοσύντερη πληροφόρηση δύον αφορά τη σχέση της αντίστασης με τις άλλες παραμέτρους.

Όπως γνωρίζετε, η ενεργή αντίσταση είναι η μέση τιμή του λόγου V_{ds}/I_{ds} ενός τρανζίστορ κατά τη διάρκεια ενός συμβάντος μεταγωγής (switching event). Όπως αναφέραμε στην Ενότητα 4.3.4, η αντίσταση κλιμακώνεται κατά ένα συντελεστή In 2, όποτε η καθυστέρηση διάδοσης μπορεί να διατυπωθεί ως γινόμενο RC. Για τη βραχιακή απόκριση μιας ανοδικής εισόδου, αυτό που μας ενδιαφέρει είναι ο χρόνος που χρειάζεται η έξοδος για να εκφραστεί από $V_{DD}/2$ σε $V_{DD}/2$ μέσω ενός nMOS τρανζίστορ. Εάν το τρανζίστορ είναι σε επαρκή κορεσμό ταχύτητας ώστε να ισχύει $V_{dsat} < V_{DD}/2$, τότε το τρανζίστορ θα παραμείνει στην περιοχή κορεσμού καθ' όλη τη διάρκεια αυτής της μετάβασης και το ρεύμα θα είναι σχεδόν σταθερό, στην τιμή I_{dsat} . Σε μια τέτοια περίπτωση, η ενεργή αντίσταση είναι

$$R_{step} = \frac{\ln 2}{V_{DD}/2} \int_{V_{DD}/2}^{V_{DD}} \frac{V}{I_{dsat}} dV = \frac{3 \ln 2}{4} \frac{V_{DD}}{I_{dsat}} = \frac{V_{DD}}{2I_{dsat}} \quad (4.16)$$



ΣΧΗΜΑ 4.20 Προσέγγιση της λειτουργίας του τρανζίστορ κατά τη διάρκεια ενός συμβάντος μεταγωγής.

Σ' ένα πραγματικό τρανζίστορ, τα φαινόμενα διαμόρφωσης μήκους καναλιού και DIBL αναγκάζουν το ρεύμα να μειώνεται κατά τι με την V_{ds} αυξάνοντας ελαφρώς την ενεργή αντίσταση. Περιοσύντερο σημαντική είναι η περίπτωση όπου η είσοδος έχει μη-μηδενικό χρόνο ανδρού και μας ενδιαφέρει ο χρόνος που μεσολαβεί από τη στιγμή που η είσοδος ξεπερνά την τιμή $V_{DD}/2$ έως ότου η έξοδος πέσει κάτω από $V_{DD}/2$. Υποθέστε ότι οι κλίσεις εισόδου και έξοδου είναι ίσες και ότι η έξοδος αρχίζει να μειώνεται όταν η είσοδος δέρχεται από την τιμή $V_{DD}/2$. Τότε, η έξοδος θα φτάσει στην τιμή $V_{DD}/2$ όταν η είσοδος φτάνει στην V_{DD} , όπως υποδεικνύει το Σχήμα 4.19.

Ορίζουμε το ρεύμα του τρανζίστορ ως I_L στην αρχή της μετάβασης (όταν $V_{gs} = V_{DD}/2$, $V_{ds} = V_{DD}$) και I_H στο τέλος της μετάβασης (όταν $V_{gs} = V_{DD}$, $V_{ds} = V_{DD}/2$), όπως βλέπετε στο Σχήμα 4.20. Τότε, η λειτουργία του τρανζίστορ κατά τη διάρκεια ενός συμβάντος μεταγωγής μπορεί να προσέγγιστε ως μια πηγή ρεύματος I_{eff} που αντιπροσωπεύει το μέσο όρο αυτών των δύο τιμών [Na02]:

$$I_{eff} = \frac{I_H + I_L}{2} \quad (4.17)$$

Συνεπώς, ο χρόνος για να εκφραστεί η έξοδος σε $V_{DD}/2$ είναι

$$t_{pd} = \frac{CV_{DD}}{2I_{eff}} \quad (4.18)$$

Εξισώνοντας αυτή την έκφραση με $t_{pd} = RC$ παίρνουμε

$$R = \frac{V_{DD}}{2I_{eff}} = \frac{V_{DD}}{I_H + I_L} \quad (4.19)$$

4.4 Το Μοντέλο Γραμμικής Καθυστέρησης

Το μοντέλο καθυστέρησης RC μας έδειξε ότι η καθυστέρηση είναι γραμμική συνάρτηση του βαθμού οδήγησης εξόδου (fanout) μιας πόλης. Με βάση αυτή την παρατήρηση, οι σχεδιαστές μπορούν να απλοποιήσουν περισσότερο την ανάλυση της καθυστέρησης, χαρακτηρίζοντας μια πόλη με βάση την κλίση και τη διαφορά στον άξονα ή αυτής της συνάρτησης. Γενικά, η κανονικοποιημένη καθυστέρηση μιας πόλης μπορεί να εκφραστεί σε μονάδες των $d = f + p$

$$d = f + p \quad (4.20)$$

που είναι η εγγενής παραπομπή καθυστέρησης της πόλης όταν δεν είναι συνδεδεμένο φορτίο, f είναι η καθυστέρηση φορτίου, ή φόρτου σπάσιου (effort delay, stage effort), που εξαρτάται από την πολυπλοκότητα και το βαθμό οδήγησης εξόδου της πόλης:

$$f = gh \quad (4.21)$$

Η πολυπλοκότητα συναπορίσταται από το λογικό φόρτο, g [Sutherland99]. Ένας αντιπροφέρας ορίζεται ότι έχει λογικό φόρτο 1. Πολυπλοκότερες πόλες έχουν μεγαλύτερο λογικό φόρτο, πράγμα το οποίο υποδηλώνει ότι απαιτούν περισσότερο χρόνο για να οδηγήσουν ένα κύκλωμα με δεδομένο fanout. Για παράδειγμα, ο λογικός φόρτος της πόλης NAND του προηγόμενου παραδείγματος είναι 5/3. Μια πόλη που οδηγεί h πανομοιότυπα αντίγραφα του εαυτού της λέγεται ότι έχει βαθμό οδήγησης εξόδου (fanout), η ηλεκτρικό φόρτο (electrical effort), h . Εάν το φορτίο δεν είναι πανομοιότυπα αντίγραφα της πόλης, η ηλεκτρικός φόρτος μπορεί να υπολογιστεί ως

$$b = \frac{C_{out}}{C_{in}} \quad (4.22)$$




όπου C_{out} είναι η χωρητικότητα του εξωτερικού φορτίου που οδηγείται και C_{in} είναι η χωρητικότητα εισόδου της πόλης⁴.

Το Σχήμα 4.21 απεικονίζει τη γραφική παράσταση της κανονικοποιημένης καθυστέρησης ως συνάρτηση του ηλεκτρικού φόρτου για έναν ιδιαίτερο αντιστροφέα και μια ιδιαίτερη NAND 3 εισόδου. Τα σημεία τομής με τον άξονα υποδεικνύουν την παραπομπή καθυστέρηση - δηλαδή την καθυστέρηση όταν η πόλη δεν οδηγεί κανένα φορτίο. Η κλίση των γραμμών είναι ο λογικός φόρτος. Ο αντιπροφέρας έχει έξι οριούμενη κλίση 1. Η NAND έχει κλίση 5/3.

Στο υπόλοιπο αυτής της ενότητας θα δούμε πώς υπολογίζεται ο λογικός φόρτος και η παραπομπή καθυστέρηση και πώς χρησιμοποιείται το μοντέλο γραμμικής καθυστέρησης.



⁴Ορισμένοι σχεδιαστές θεωρούν ότι μια πόλη έχει βαθμό οδήγησης εξόδου h όταν οδηγεί h άλλες πόλες, ακόμα και αν αυτές οι άλλες έχουν διαφορετικές χωρητικότητες. Αυτός ο ορισμός δε θα ήταν χρησιμός για την υπολογισμό της καθυστέρησης και είναι προτυπότερο να αποφέρεται κατά τη σχεδίαση συστημάτων VLSI. Ο όρος ηλεκτρικός φόρτος παραπέδει την πιθανή σύγχυση, ενώ ταυτόχρονα υπογραμμίζει την αντιστοιχία με το λογικό φόρτο.



ΣΧΗΜΑ 4.22 Λογικές πύλες με μεγάλη επιλεγμένα για μοναδιαία αντίσταση

4.4.1 Λογικός Φόρτος

Ο λογικός φόρτος μιας πύλης ορίζεται ως ο λόγος της χωρητικότητας εισόδου της πύλης προς τη χωρητικότητα εισόδου ενός αντιστροφέα οποίος μπορεί να δώσει το ίδιο ρεύμα εξόδου. Ισοδύναμα, ο λογικός φόρτος υποδεικνύει πόσο χειρότερη συγκριτικά με τον αντιστροφέα, είναι η πύλη στο να παράγει ρεύμα εξόδου, με δεδομένο ότι κάθε εισόδου της πύλης μπορεί μόνο να παρουσιάζει τόση χωρητικότητα εισόδου όσο ο αντιστροφέας.

Ο λογικός φόρτος μπορεί να μετρηθεί με προσομοίωση, με χρήση διαγραμμάτων καθυστέρησης συναρτήσεων του βαθμού οδήγησης εξόδου: είναι ο λόγος της κλίσης της καθυστέρησης της πύλης προς την κλίση της καθυστέρησης ενός αντιστροφέα (βλ. Ενότητα 8.5.3). Εναλλακτικά, μπορεί να εκτιμηθεί σχεδιάζοντας πύλη. Το Σχήμα 4.22 παρουσιάζει τις πύλες αντιστροφέα, NAND και NOR με τα πλάτη των τρανζίστορ πουλέγμενά ώστε να επιτυγχάνεται μοναδιαία αντίσταση, υποθέτοντας ότι τα pMOS τρανζίστορ έχουν την διπλάσια αντίσταση από τα nMOS⁵. Ο αντιστροφέας παρουσιάζει 3 μονάδες χωρητικότητας εισόδου. Η NAND παρουσιάζει πέντε μονάδες χωρητικότητας σε κάθε εισόδου, οπότε ο λογικός φόρτος είναι 5/3. Παρόμοια, η NOR παρουσιάζει επτά μονάδες χωρητικότητας, οπότε ο λογικός φόρτος είναι 7/3. Αυτό συνάδει με την εκτίμηση μας ότι οι πύλες NAND είναι καλύτερες από τις πύλες NOR, επειδή οι πύλες NOR έχουν αργά pMOS τρανζίστορ εν οτερά.

Ο Σχήμα 4.22 παρουσιάζει το λογικό φόρτο κοινών πυλών. Ο φόρτος τείνει να αυξάνεται με τον αριθμό των εισόδων. Οι πύλες NAND είναι καλύτερες από της NOR επειδή τα εν οτερά τρανζίστορ είναι nMOS και όχι pMOS. Οι πύλες XOR έχουν ιμφόλοτρο κόστος και διαφορετικούς λογικούς φόρτους για διαφορετικές εισόδους. Μια ενδιαφέρουσα περίπτωση είναι ότι οι πολυπλέκτες που κατασκευάζονται από συστοιχίες στοιχείων τριών καταστάσεων, όπως ειδαμε στο Σχήμα 1.29(β), έχουν λογικό φόρτο 2 ανεξάρτητα από τον αριθμό των εισόδων. Αυτό, εκ πρώτης όψεως δείχνει να υποδηλώνει ότι πολλοί μεγάλοι πολυπλέκτες είναι εξίσω γρήγοροι με μικρός ωστόσο, η παρασιτική καθυστέρηση αυξάνεται με το μέγεθος του πολυπλέκτη⁶ συνεπώς, είναι γενικά ταχύτερο να κατασκευάζονται μεγάλοι πολυπλέκτες από δένδρα πολυπλεκτών 4 εισόδων [Sutherland99].

ΠΙΝΑΚΑΣ 4.2 Λογικός φόρτος κοινών πυλών

Τύπος Πύλης	Αριθμός Εισόδων				
	1	2	3	4	n
αντιστροφέας	1				
NAND		4/3	5/3	6/3	$(n+2)/3$
NOR		5/3	7/3	9/3	$(2n+1)/3$
στοιχεία τριών καταστάσεων, πολυπλέκτες	2	2	2	2	2
XOR, XNOR		4, 4	6, 12, 6	8, 16, 16, 8	

4.4.2 Παρασιτική Καθυστέρηση

Η παρασιτική καθυστέρηση μιας πύλης είναι η καθυστέρηση που επιδεικνύει η πύλη όταν οδηγεί μηδενικό φορτίο. Μπορεί να υπολογιστεί με μοντέλα καθυστέρησης RC. Μια προσεγγιστική μεθόδος, καλή για υπολογισμούς με το χέρι, είναι να συνυπολογίσουμε μόνο την χωρητικότητα διάχυσης στον κόμβο εξόδου. Πάρτε σαν παράδειγμα της πύλης του Σχήματος 4.22, υποθέτοντας ότι κάθε τρανζίστορ στον κόμβο εξόδου έχει την δική του επιφή διάχυσης στην υποδοχή. Τα πλάτη των τρανζίστορ πουλέγμενά ώστε να δίνουν αντίσταση ισχ. με R σε κάθε πύλη. Ο αντιστροφέας έχει 3 μονάδες χωρητικότητας διάχυσης στην εξόδου, οπότε η παρασιτική καθυστέρηση είναι $3RC = \tau$. Με άλλα λόγια, η κανονικοποιημένη παρασιτική καθυστέρηση είναι 1.

⁵Αυτή η υπόθεση ισχεί σε όλη την έκταση του βιβλίου. Οι Ασκήσεις 4.19–4.20 διερευνούν την επίδραση διαφορετικών σχετικών αντιστάσεων (βλ. επίσης [Sutherland99]). Επειδή τα συνολικά συμπεράσματα δεν αλλάζουν πύλη, το απλό μοντέλο είναι επαρκές για τις περισσότερες εκ των προχειρών εκτιμήσεις. Όταν απαιτούνται ακριβέστερα αποτελέσματα, θα πρέπει να χρησιμοποιείται ένας προσομοιωτής ή αναλυτής χρονισμού.

Γενικά, η κανονικοποιημένη παρασιτική καθυστέρηση αποκαλείται p_{inv} και είναι ο λόγος της χωρητικότητας διάχυσης προς τη χωρητικότητα πύλης σε μια συγκεκριμένη τεχνολογία κατασκευής. Είναι συνήθιστο κοντά στο 1 και για λόγους απλότητας θα θεωρείται ότι είναι 1 σε πολλά παραδείγματα. Οι 3 εισόδων πύλες NAND και NOR έχουν 9 μονάδες χωρητικότητας διάχυσης στην εξόδο, οπότε η παρασιτική καθυστέρηση είναι τριπλάσια ($3p_{inv}$ ή απλώς 3). Ο Πίνακας 4.3 παρουσιάζει εκτιμήσεις της παρασιτικής καθυστέρησης κοινών πυλών. Αυξάνοντας τη μεγάλη των τρανζίστορ πειράνεται η αντίσταση, αλλά αυξάνεται και αντίστοιχη η χωρητικότητα, οπότε η παρασιτική καθυστέρηση είναι, σε πρώτη τάξη, ανεξάρτητη από το μέγεθος πύλης. Ωστόσο, τα πλατύτερα τρανζίστορ πουπούρων να διπλώνονται και συντάχουνται με μικρότερη γραμμική αύξηση στην παρασιτική χωρητικότητα των εσωτερικών σγωνών: αυτό σημαίνει ότι στην πράξη, μεγαλύτερες πύλες τείνουν να εμφανίζουν χαμηλότερη παρασιτική καθυστέρηση.


ΠΙΝΑΚΑΣ 4.3 Παρασιτική καθυστέρηση κοινών πυλών

Τύπος Πύλης	Αριθμός Εισόδων				
	1	2	3	4	n
αντιστροφέας	1				
NAND		2	3	4	n
NOR		2	3	4	n
στοιχεία τριών καταστάσεων, πολυπλέκτες	2	4	6	8	$2n$

Αυτή η μεθόδος εκτιμήσης της παρασιτικής καθυστέρησης είναι, προφανώς, προσεγγιστική. Για ακριβέστερες εκτιμήσεις χρησιμοποιείται το μοντέλο καθυστέρησης Elmore, το οποίο συνυπολογίζει τις εσωτερικές παρασιτικές καθυστέρησης (βλ. Παράδειγμα 4.7). Εναλλακτικά, οι καθυστέρησης εξάρτησης από την αριθμό των εισόδων προς τη χωρητικότητα πύλης. Για παράδειγμα, σε μια τεχνολογία κατασκευής ποριτίου-σε-μοντέλο (SOI) στην οποία η χωρητικότητα διάχυσης είναι πολύ μικρότερη, οι παρασιτικές καθυστέρησης είναι πολύ μικρότερες. Αν και η γνώση της παρασιτικής καθυστέρησης είναι σημαντική για την ακριβή εκτίμηση της καθυστέρησης πύλης, στην Ενότητα 4.3 θα δούμε ότι τα βέλτιστα μεγέθη τρανζίστορ για ένα συγκεκριμένο κύκλωμα δεν εξαρτώνται πολλά από την παρασιτική χωρητικότητα. Συνεπώς, οι προσεγγιστικές εκτιμήσεις είναι συνήθως επαρκείς για να φτάσει κανείς σε μια καλή σχεδίαση.

Ωστόσο, είναι σημαντικό να κατανοήσετε ότι η παρασιτική καθυστέρηση αυξάνεται περισσότερο από γραμμική με τον αριθμό των εισόδων σ' ένα πραγματικό κύκλωμα NAND ή NOR. Για παράδειγμα, το Σχήμα 4.23 παρουσιάζει ένα μοντέλο μιας πύλης NAND n εισόδων στην οποία οι επάνω εισόδου βρίσκονται όλες σε κατάσταση 1 και η κάτω εισόδου ανέρχεται. Η πύλη πρέπει να εκφρούται τις χωρητικότητες διάχυσης όλων των εσωτερικών κύμβων, καθώς και της εξόδου. Η καθυστέρηση Elmore είναι

$$t_{pd} = R(3nC) + \sum_{i=1}^{n-1} \left(\frac{iR}{n} \right) (nC) = \left(\frac{n^2}{2} + \frac{5}{2}n \right) RC \quad (4.23)$$



ΣΧΗΜΑ 4.23 Παρασιτική καθυστέρηση πύλης για μια NAND n εισόδων.

Αυτή η καθυστέρηση αυξάνεται ανάλογα με το τετράγωνο του αριθμού των n εν σειρά τρανζίστορ, πράγμα το οποίο υποδηλώνει ότι από ένα σημείο και μετά είναι ταχύτερο να διαχωρίζεται μια μεγάλη πόλη σε μια διάταξη δύο μικρότερων πολών. Όπως θα δούμε στην Ενότητα 4.4.6.5, ο όρος n^2 είναι συνήθως μεγαλύτερος σε πραγματικά κυκλώματα απ' ότι σ' αυτό το απλό μοντέλο λόγω της χωρητικότητας πόλης-πηγής. Στην πράξη, σπανίως είναι συνέτο να κατασκευάζεται μια πόλη με περισσότερα από τέσσερα (ή ενδεχομένως πέντε) εν σειρά τρανζίστορ. Όταν κατασκευάζονται πόλες με μεγάλο βαθμό οδήγησης εισόδου, τα δένδρα πολών NAND είναι καλύτερα από πόλες NOR επειδή οι πόλες NAND έχουν χαμηλότερο λογικό φόρτο.

4.4.3 Καθυστέρηση σε μια Λογική Πύλη

Στη συνέχεια θα εξετάσουμε δύο παραδείγματα εφαρμογής του μοντέλου γραμμικής καθυστέρησης σε λογικές πόλες.

Παράδειγμα 4.10

Χρησιμοποιήστε το μοντέλο γραμμικής καθυστέρησης για να υπολογίσετε την καθυστέρηση ενός αντιστροφέα FO4 από το Παράδειγμα 4.6. Υποθέστε ότι ο αντιστροφέας κατασκευάζεται με τεχνολογία 65 nm, με $t = 3$ ps.


ΛΥΣΗ: Ο λογικός φόρτος του αντιστροφέα είναι, εξ ορισμού, $g = 1$. Ο ηλεκτρικός φόρτος είναι 4 επειδή το φορτίο είναι τέσσερις πόλες ίσου μεγέθους. Η παρασιτική καθυστέρηση ενός αντιστροφέα είναι $p_{inv} \approx 1$. Η συνολική καθυστέρηση είναι $d = gh + p = 1 \times 4 + 1 = 5$ σε κανονικοποιημένους όρους, ή $t_{pd} = 15$ ps σε απλότερους όρους.

Συνολικά, οι καθυστέρησης των μονοπάτων εκφράζονται βάσεις καθυστέρησεων αντιστροφέα FO4. Αν και δεν είναι όλοι οι σχεδιαστές εξουκειωμένοι με τη βασιζόμενη στο τ σημειογραφία, οι περισσότεροι πεπεραμένοι σχεδιαστές γνωρίζουν την καθυστέρηση αντιστροφέα FO4 για την τεχνολογία στην οποία δουλεύουν. Το t_{pd} περούει να υπολογίστει ως 0.2 καθυστέρησης αντιστροφέα FO4. Ακόμα κι αν ο λόγος της χωρητικότητας διάχυσης προς τη χωρητικότητα πόλης αλλάξει με αποτέλεσμα $p_{inv} = 0.8 \pm 1.2$ αντί για 1, η καθυστέρηση αντιστροφέα FO4 μεταβάλλεται μόνο από 4.8 σε 5.2. Συνεπώς, η καθυστέρηση ενός λογικού μπλοκ που κυριαρχείται από πόλες, εκφρασμένη με όρους καθυστέρησης αντιστροφέων FO4 παραμένει σχετικά σταθερή μεταξύ των τεχνολογιών κατασκευής ακόμα κι αν αλλάξει η χωρητικότητα διάχυσης.

Ένας πρακτικός κανόνας υπαγορεύει ότι η καθυστέρηση FO4 για μια τεχνολογία κατασκευής (σε πικοδευτερόλεπτα) είναι από 1/3 έως 1/2 του σχεδιαστικού μήκους καναλιού (σε νανόμετρα). Για παράδειγμα, μια τεχνολογία στα 65 nm με μήκος καναλιού 50 nm πυρεί να έχει καθυστέρηση FO4 16–25 ps. Η καθυστέρηση επιδεικνύει εξαιρετική ευαίσθηση στην τεχνολογία κατασκευής, καθός κι από διακυρώνοντας τάσης κι θερμοκρασίας, όπως θα δούμε στην Ενότητα 7.2. Συνεπώς, η καθυστέρηση FO4 δίνεται με βάση την υπόθεση ότι χρησιμοποιούνται οι τυπικές παράμετροι της τεχνολογίας κατασκευής και για το χειρότερο περιβάλλον λεπτούργιας (χαμηλή τάση τροφοδοσίας και υψηλή θερμοκρασία).

Παράδειγμα 4.11

Ένας ταλαντωτής δακτυλίου κατασκευάζεται με περιττό αριθμό αντιστροφέων, όπως βλέπετε στο Σχήμα 4.24. Υπολογίστε τη συγχύτηση ενός ταλαντωτή δακτυλίου N σταδίων.



ΣΧΗΜΑ 4.24 Ταλαντωτής δακτυλίου.

ΛΥΣΗ: Ο λογικός φόρτος του αντιστροφέα είναι, εξ ορισμού, $g = 1$. Ο ηλεκτρικός φόρτος κάθε αντιστροφέα είναι επίσης 1, επειδή οδηγεί μόνο ένα, πανομοιότυπο φορτίο. Η παρασιτική καθυστέρηση είναι επίσης 1. Η καθυστέρηση κάθε σταδίου είναι $d = gh + p = 1 \times 1 + 1 = 2$. Ένας ταλαντωτής δακτυλίου

Ν σταδίων έχει περίοδο $2N$ καθυστέρησης σταδίου, επειδή μια τιμή πρέπει να μεταδοθεί δύο φορές κατά μήκος του δακτυλίου για να ανακτήσει την αρχική της πολικότητα. Συνεπώς, η περίοδος είναι $T = 2 \times 2N$. Η συχνότητα είναι το αντίστροφο της περιόδου, $1/4N$.

Ένας ταλαντωτής δακτυλίου 31 σταδίων σε μια τεχνολογία κατασκευής 65 nm έχει συχνότητα $1/(4 \times 31 \times 3 \text{ ps}) = 2.7 \text{ GHz}$.

Σημειώστε ότι οι ταλαντωτές δακτυλίου χρησιμοποιούνται συχνά ως εργαλεία ελέγχου σε μια τεχνολογία κατασκευής, για να διαπιστωθεί εάν ένα συγκεκριμένο chip είναι ταχύτερο ή αργότερο από την ονομαστική αναμενόμενη ταχύτητά του. Ο ένας από τους αντιστροφές θα πρέπει να αντικατασταθεί από μια πόλη NAND για την απενεργοποίηση του δακτυλίου δύον δεν χρησιμοποιείται. Η έξοδος μπορεί να σταλεί σ' έναν εξωτερικό ακροδέκτη, πιθανώς μέσω ενός πολυπλέκτη. Η συχνότητα ταλαντωτής θα πρέπει να είναι επαρκώς χαμηλή (π.χ., 100 MHz) ώστε το μονοπάτι προς τον έξω κόσμο να μην εξασθενεί υπερβολικά το σήμα.

4.4.4 Οδήγηση

Μια καλή βιβλιοθήκη των ποποιημένων κυττάρων περιέχει πολλαπλά μεγέθη για κάθε ευρέως χρησιμοποιούμενη πόλη. Κατά κανόνα, τα μεγέθη χαρακτηρίζονται βάσει της οδήγησης τους. Για παράδειγμα, ένας μοναδιαίος αντιστροφέας μπορεί να αποκαλείται inv_1x. Ένας αντιστροφέας με οκταπλάσιο από το μοναδιαίο μέγεθος αποκαλείται inv_8x. Μια NAND 2 εισόδων η οποία αποδίδει το ίδιο ρεύμα με τον αντιστροφέα αποκαλείται nand2_1x.

Συχνά, είναι περιούστερο διαισθητικό το να χαρακτηρίζονται οι πόλες βάσει της οδήγησης τους, x , και όχι βάσει της χωρητικότητας εισόδου τους. Εάν επαναπροσδιορίσουμε έναν μοναδιαίο αντιστροφέα ώστε να έχει μια μονάδα χωρητικότητας εισόδου, τότε η οδήγηση μιας τοχιάς πόλης είναι

$$x = \frac{C_{in}}{g} \quad (4.24)$$

Η καθυστέρηση μπορεί να εκφραστεί βάσει της οδήγησης, ως

$$d = \frac{C_{out}}{x} + p \quad (4.25)$$


4.4.5 Εύρεση του Λογικού Φόρτου από τα Φύλλα Δεδομένων

Όταν χρησιμοποιείτε μια βιβλιοθήκη των ποποιημένων κυττάρων, συχνά μπορείτε να εξακριβώσετε το λογικό φόρτο των πολών απευθέασας από τα φύλλα δεδομένων. Για παράδειγμα, το Σχήμα 4.25 παρουσιάζει τα φύλλα δεδομένων για τις πόλες INV και NAND2 από τη βιβλιοθήκη Artisan Components για την τεχνολογία TSMC των 180 nm. Οι πόλες της βιβλιοθήκης διατίθενται σε διάφορες δυνάμεις οδήγησης. Ο INVX1 είναι ο μοναδιαίος αντιστροφέας: ο INVX2 έχει διπλάσια οδήγηση. Ο INVXL έχει ίδια επιφάνεια με το μοναδιαίο αντιστροφέα, αλλά χρησιμοποιεί μικρότερα τρανζίστορ για τη μείωση της κατανάλωσης εισόδου στη μη-κρίσιμα μονοπάτια. Οι αντιστροφές X12-X20 κατασκευάζονται από τρία στάδια μικρότερων αντιστροφέων, ώστε να παρέχουν αυξημένη δύναμη οδήγησης και χαμηλή χωρητικότητα εισόδου, με αντίτυπο τη μεγαλύτερη παρασιτική καθυστέρηση.

Από το φύλλο δεδομένων, βλέπουμε ότι ο μοναδιαίος αντιστροφέας έχει χωρητικότητα εισόδου 3.6 ff. Οι καθυστέρησης ανόδου και καθόδου δίνονται σε ξεχωριστές προδιαγραφές. Θα αναπτύξουμε ένα συμβολισμό για τις καθυστέρησης στην Ενότητα 9.2.1.5, αλλά για την ώρα θα χρησιμοποιήσουμε τη μέση καμπύλης που αναπαριστά την καθυστέρηση συναρτήσεις της χωρητικότητας φορτίου είναι ο μέσος όρος των τιμών K_{load} για την άνοδο και την καθόδο. Συνεπώς, ένας αντιστροφέας με βαθμό οδήγησης εξόδου h (fanout of h) θα έχει καθυστέρηση

$$t_{pd} = 20.0 \text{ ps} + \left(3.6 \frac{\text{ff}}{\text{gate}} \right) (h \text{ πόλες}) \left(\frac{4.53 + 2.37}{2} \frac{\text{ns}}{\text{pF}} \right) = (20.0 + 12.4h) \text{ ps} \quad (4.26)$$

OPTIONAL



ΣΧΗΜΑ 4.25 Φύλλα δεδομένων για τη βιβλιοθήκη τυποποιημένων κυττάρων της Artisan Components (αναπαράγεται κατόπιν αδείας).

Η κλίση της καμπύλης που αναπαριστά την καθυστέρηση συναρτήσεις της χωρητικότητας φορτίου υποδεικνύει $\tau = 12.4$ ps και η διαφορά στον άξονα γ υποδεικνύει $p_{inv} = 20.0$ ps, ή $(20.0/12.4) = 1.61$ σε κανονικοποιημένους όρους. Η τιμή αυτή είναι μεγαλύτερη από την καθυστέρηση 1 που υπολογίσαμε παραπάνω, πιθανώς επειδή περιλαμβάνει τη χωρητικότητα των εσωτερικών αγωγών.

Με παρόμοιο υπολογισμό, διαπιστώνουμε ότι η πόλη NAND 2 εισόδων X1 έχει μέση καθυστέρηση από την εσωτερική είσοδο (A)

$$t_{pd} = \left(\frac{31.3 + 19.5}{2} \right) \text{ps} + \left(4.2 \frac{\text{fF}}{\text{gate}} \right) (b \text{ πόλες}) \left(\frac{4.53 + 2.84}{2} \frac{\text{ns}}{\text{pF}} \right) = (25.4 + 15.5b) \text{ ps} \quad (4.27)$$

Συνεπώς, η παραστική καθυστέρηση είναι $(25.4/12.4) = 2.05$ και ο λογικός φόρτος είναι $(15.5/12.4) = 1.25$. Ο λογικός φόρτος είναι ελαφρώς καλύτερος από τη θεωρητικά προβλεπόμενη τιμή $4/3$, για λόγους που θα εξετάσουμε στην Ενότητα 4.4.6.3. Η παραστική καθυστέρηση από την εξωτερική είσοδο (B) είναι ελαφρώς υψηλότερη, όπως ανανεώνταν. Η παραστική καθυστέρηση και ο λογικός φόρτος των πυλών X2 και X4 έχουν παρόμοιες τιμές, πράγμα το οποίο επιβεβαιώνει την υπόθεση του μοντέλου μας ότι ο λογικός φόρτος θα πρέπει να είναι ανεξάρτητος από το μέγεθος πύλης για πύλες με λογικά μεγέθη.

4.4.6 Περιορισμός του Μοντέλου Γραμμικής Καθυστέρησης

Το μοντέλο γραμμικής καθυστέρησης δουλεύει εξισοπειώσατα καλά ακόμα και σε προηγμένες τεχνολογίες κατασκευής για παράδειγμα, το Σχήμα 8.30 υποδεικνύει συμφωνία σε επίπεδο κάτω των πυκνοεπερολέπτων σε μια τεχνολογία κατασκευής 65 nm, υποθέτοντας ότι οι κλίσεις είσοδου και εξόδου είναι ταυτομένες. Ωστόσο, έχει επίσης ορισμένους περιορισμούς οι οποίοι θα πρέπει να λαμβάνονται υπόψη όταν απαιτείται περιορισμένη ακρίβεια.

4.4.6.1 Κλίση Εισόδου και Εξόδου Η μεγαλύτερη πηγή οιφαλμάτων στο μοντέλο γραμμικής καθυστέρησης είναι η επίδραση της κλίσης εισόδου. Το Σχήμα 4.26(a) παρουσιάζει έναν αντιστροφέα FO4, οδηγούμενο από ράμπης με διαφορετικές κλίσεις. Όπως θυμάστε, το ρεύμα αγωγής αυξάνεται με την τάση πύλης για ένα τρανζίστορ pMOS. Λέμε ότι το τρανζίστορ δεν άγει (έίναι OFF) για $V_{gs} < V_p$, ότι άγει πλήρως όταν $V_{gs} = V_{DD}$, και ότι άγει μερικώς για ενδιάμεσες τάσεις πόλης. Καθώς αυξάνεται ο χρόνος ανδρού της εισόδου, η καθυστέρηση αυξάνεται επίσης, επειδή το ενεργό τρανζίστορ δεν άγει πλήρως ακαριαία. Το Σχήμα 4.26(b) απεικονίζει τη γραφική παράσταση της μέσης καθυστέρησης διάδοσης του αντιστροφέα συναρτητού του χρόνου ανδρού της εισόδου. Παρατηρήστε ότι η γραφική παράσταση ταυτίζεται αρκετά καλά με εσείς γραμμή [Hedenstierna87].

Ο συνοποιημένος των κλίσεων είναι ομαρικός για επακριβή ανάλωση χρονισμού, αλλά γενικά είναι υπερβολικά πολύλογος για να χρησιμεύσει σε υπολογισμούς με το χέρι. Ευτυχώς, όπως θα δούμε στην Ενότητα 4.3, τα κυκλώματα είναι ταχύτερα όταν κάθε πόλη έχει την ίδια καθυστέρηση φόρτου και όταν αυτή η καθυστέρηση είναι περίπου 10 ps. Επειδή οι κλίσεις σχετίζονται με το ρυθμό κακής, τα γρήγορα κυκλώματα τείνουν να έχουν οχετικά σταθερές κλίσεις. Εάν μια βιβλιοθήκη κυττάρων χαρακτηρίζεται μ' αυτές τις κλίσεις, θα χρησιμοποιείται κατά κανόνα στο περιβάλλον στο οποίο μοντελοποιεί την καθυστέρηση με μεγαλύτερη ακρίβεια.

4.4.6.2 Χρόνιο Αφίξης Εισόδου Μια άλλη πηγή οιφαλμάτων του μοντέλου γραμμικής καθυστέρησης είναι η υπόθεση ότι η μέση εισόδου μας πόλης πολλαπλών εισόδων αλλάζει κατάσταση, ενώ οι άλλες είναι απολύτως σταθερές. Όταν δύο εισόδοι σ' έναν σειρά σφραγίδων μεταβαίνουν ταυτόχρονα σε λογικό 1, η καθυστέρηση θα είναι ελαφρώς μεγαλύτερη από την προβλεπόμενη επειδή αμφότερα τα τρανζίστορ δύον μόνο μερικώς κατά την αρχική φάση της μετάβασης. Όταν δύο εισόδοι σ' έναν σε παραλήπτη σφραγίδων μεταβαίνουν ταυτόχρονα σε λογικό 1, η καθυστέρηση θα είναι μικρότερη από την προβλεπόμενη επειδή αμφότερα τα τρανζίστορ παρέχουν ρεύμα στην έξοδο. Οι καθυστέρησεις είναι επιπλέον διαφορετικές ανάλογα με το ποια εισόδος φτάνει πρώτη, όπως θα δούμε στην Ενότητα 8.5.3.

4.4.6.3 Κορεσμός Ταχύτητας Οι υπολογισμοί του λογικού φόρτου υποθέτουν ότι N τρανζίστορ σε σειρά πρέπει να έχουν N -πλάταν πλάτος για να δώσουν ισο ρεύμα. Ωστόσο, όπως είδαμε στην Ενότητα 4.3.1, τα εισιτήρια τρανζίστορ πρέπει να λιγότερο κορεσμό ταχύτητας και άρα έχουν χαμηλότερη αντίσταση από την υπολογισθείσα [Sakurai91].


Για να υπολογίσουμε μια καλύτερη εκτίμηση, παρατηρούμε ότι N τρανζίστορ σε σειρά είναι ισοδύναμα με ένα τρανζίστορ N -πλάτων μήκους καναλιού. Αντικαθιστώντας τα L και NL στην E₃ (2.28) βλέπουμε ότι ο λόγος του ρεύματος I_{dis} για δύο σε σειρά τρανζίστορ πρόσημον είναι $\sqrt{2}$ σε σειρά τρανζίστορ πρόσημον τρανζίστορ.

$$\frac{I_{dis-N-series}}{I_{dis}} = \frac{(V_{DD} - V_t) + V_i}{(V_{DD} - V_t) + NV_i} \quad (4.28)$$


Στην οριακή περίπτωση όπου τα τρανζίστορ δεν υφίστανται καθόλου κορεσμό ταχύτητας ($V_c >> V_{DD} - V_t$), ο λόγος ρευμάτων μειώνεται σε $1/N$, δημιουργώντας προβλέπεται. Στην οριακή περίπτωση όπου τα τρανζίστορ είναι σε πλήρη κορεσμό ταχύτητας, το ρεύμα είναι ανεξάρτητο από τον αριθμό των εισιτήριων τρανζίστορ.

Παράδειγμα 4.12

Υπολογίστε το οχετικό ρεύμα κορεσμού για ωρούς 2 και 3 τρανζίστορ pMOS και pMOS σε μια τεχνολογία κατασκευής 65 nm. $V_{DD} = 1.0$ V και $V_t = 0.3$ V. Χρησιμοποιήστε $V_c = E_c L = 1.04$ V για τα στοιχεία pMOS και 2.22 V για τα pMOS.



ΑΥΣΗ: Εφαρμόζοντας την Εξ. (4.28), παίρνουμε λόγο 0.63 για τα 2 nMOS τρανζίστορ, 0.46 για τα 3 nMOS τρανζίστορ, 0.57 για τα 2 pMOS τρανζίστορ και 0.40 για τα 3 pMOS τρανζίστορ. Τα pMOS πλησιάζουν περισσότερο στα ιδανικά αποτέλεσμα, 0.5 και 0.33 , επειδή φύσισται λιγότερο κορεορύ ταχύτητα.



Τα μεγέθη των τρανζίστορ κλιμακώνται ώστε να αποδίδουν το ίδιο ρεύμα μ' έναν αντιστροφέα. Τρία εν σειρά nMOS τρανζίστορ πρέπει να έχουν $1/0.46 = 2.18$ -πλάσιο πλάτος, αντί για τριπλάσιο. Τρία εν σειρά pMOS τρανζίστορ πρέπει να έχουν 2.5 -πλάσιο πλάτος. Το Σχήμα 4.27 αποτελεί τροποποίηση του Σχήματος 4.22, ώστε να αντικατοπτρίζει την επίδραση του κορεορύ ταχύτητας. Ο λογικός φόρτος των NAND και NOR είναι χαμηλότερος από τον αρχικά προβλεπόμενο και συμφωνεί με τα αποτέλεσμα που δίνουν οι προσομοιώσεις με το SPICE στην Ενότητα 8.5.3.

4.4.6.4 Εξάρτηση στην Τάση Συχνά, οι σχεδιαστές χρειάζεται να προβλέπουν πώς μεταβάλλεται η καθυστέρηση εάν αλλάξει η τροφοδοσία ή η τάση κατωφλίου. Γνωρίζοντας ότι η καθυστέρηση είναι ανάλογη του CV_{DD}/I και χρησιμοποιώντας το μοντέλο του νόμου α-ιοχός από την Εξ. (2.30) για το I_{dsat} , μπορούμε να υπολογίσουμε την κλιμάκωση της σταθεράς χρόνου RC και της καθυστέρησης πόλτης

$$\tau = k \frac{CV_{DD}}{(V_{DD} - V_t)^{\alpha}} \quad (4.29)$$

όπου το k αναπαριστά παραμέτρους σχετιζόμενες με την τεχνολογία κατασκευής.

Εναλλακτικά, χρησιμοποιώντας το μοντέλο ρεύματος κορεσμού από την Εξ. (2.32) για τα τρανζίστορ με κορεορύ ταχύτητας, παίρνουμε μια απλότερη εκτίμηση

$$\tau = k \frac{CV_{DD}}{(V_{DD} - V_t)^{\alpha}} = \frac{kC}{1 - \frac{V_t^*}{V_{DD}}} \quad (4.30)$$

Αντό το μοντέλο προβλέπει ότι η τάση τροφοδοσίας μπορεί να μειωθεί χωρίς μεταβολή στην καθυστέρηση ενός τρανζίστορ με κορεορύ ταχύτητας, υπό τον όρο ότι μειώνεται αναλογικά η τάση κατωφλίου. Οταν $V_{DD} < V_t$, η καθυστέρηση εξαρτάται από το ρεύμα υποκατωφλίου, σύμφωνα με την Εξ. (2.45)

$$\tau = k \frac{CV_{DD}}{I_{off} 10^{-8}} \quad (4.31)$$




4.4.6.5 Χωρητικότητα Πύλης-Πηγής Τα παραδείγματα στην Ενότητα 4.3 υποθέτουν ότι η χωρητικότητα πόλης τερματίζεται σε μια σταθερή γραμμή τροφοδοσίας. Όπως είδαμε στην Ενότητα 2.3.2, ο κάτω ακροδέκτης του πυκνωτή οξειδίου πόλης είναι το κανάλι, το οποίο συνδέται κυρίως στην πηγή όταν το τρανζίστορ σήγει. Αντό ομιλούμε ότι καθώς αλλάζει τιμή η πηγή του τρανζίστορ, απαιτείται φορτίο για να αλλάξει την τάση στον C_{gs} επαυξάνοντας έτσι την καθυστέρηση για ασφαλής εν σειρά τρανζίστορ.

4.4.6.6 Bootstrapping Τα τρανζίστορ επιδεικνύουν επίσης κάποια χωρητικότητα από την πηγή προς στην υποδοχή. Αυτή η χωρητικότητα συζευγνύει την είσοδο και την έξοδο σ' ένα φαινόμενο το οποίο αποκαλείται *bootstrapping* και μπορεί να γίνει κατανοητό εξετάζοντας το Σχήμα 4.28(a). Τα μοντέλα που χρησιμοποιούμες έως τώρα συνυπολογίζαν μόνο την C_{in} (C_{gs}). Σ' αυτό το οχήμα συνυπολογίζεται επίσης η C_{gd} η χωρητικότητα πόλης-υποδοχής. Στην περίπτωση που η είσοδος ανέρχεται (η έξοδος ξεκινά από υψηλή στάθμη), η ενεργή χωρητικότητα εισόδου είναι $C_{gs} + C_{gd}$. Οταν η έξοδος αρχίζει να κατέρχεται, η τάση στα άκρα της C_{gd} μεταβάλλεται, απατόντας από την είσοδο να παρέχει επιπλέον ρεύμα για να φορτυτεί η C_{gd} . Με άλλα λόγια, η επίδραση της C_{gd} στη χωρητικότητα πόλης πρακτικά διπλασιάζεται.

ΣΧΗΜΑ 4.27 Εκτιμήσεις του λογικού φόρτου με συνυπολογισμό του κορεσμού ταχύτητας.

Για να κατανοήσετε την επίδραση της χωρητικότητας *bootstrapping* σ' έναν κύκλωμα, το Σχήμα 4.28(b) παρουσιάζει δύο ζεύγη αντιστροφέων. Το επάνω ζεύγος έχει μια επιπλέον χωρητικότητα μεταξύ της εισόδου και της έξοδου του δεύτερου αντιστροφέα. Το κάτω ζεύγος έχει ίδιον μεγέθους επιπλέον χωρητικότητα από την είσοδο προς τη γειτονία. Όταν κατέρχεται ο x , ο κόμβος a και c αρχίζουν να ανέρχονται (Σχήμα 4.28(g)). Αρχικά, και οι δύο κόμβοι βλέπουν περιπού την ίδια χωρητικότητα, η οποία απαρτίζεται από δύο τρανζίστορ και τα επιπλέον 3 fF. Καθώς ανέρχεται ο κόμβος a , αρχικά «ηρκάνε» τον b (μεριπών σαν να τον τραβούν από τα κορδόνια των παπούτσιών του – αντό σημαίνει χαλαρά ο όρος bootstrapping). Τελικά, τα τρανζίστορ pMOS αρχίζουν να άγουν, τραβώντας προς τα κάτω τους κόμβους b και d . Καθώς πέφτει ο b , «τραβάνε» τον a μέσω του πυκνωτή, πράγμα το οποίο έχει ως αποτέλεσμα την τελική αργή μετάβαση που παρουσιάζεται στον κόμβο b . Παρατηρήστε επισήμως ότι ο b κατέρχεται αργότερα απ' ότι ο δύογυνος του επιπλέον φορτίου που χρειάζεται για να εκφραστεί ο πυκνωτής που είναι οπεύθυνος για το bootstrapping. Συνοψιζόντας, οι επιπλέον χωρητικότητα έχει μεγαλύτερη επίδραση όταν συνδέεται μεταξύ εισόδου και γειώσης.

Επειδή η C_{gd} είναι σχετικά μικρή, το φαινόμενο bootstrapping δεν είναι παρά μια μικρή ενοχληση στη φυσικά κυκλώματα. Ωστόσο, εάν ο αντιστροφέας είναι πολωμένος στη γραμμική περιοχή λειτουργίας του, κοντά στο $V_{DD}/2$, η C_{gd} μπορεί να εμφανιστεί πολλαπλασιασμένη επί το κέρδος του αντιστροφέα. Αυτό είναι γνωστό ως φαινόμενο Miller και έχει μεγάλη ομηρία στα αναλογικά κυκλώματα.




ΣΧΗΜΑ 4.28 Επίδραση του φαινούμενου bootstrapping στην καθυστέρηση στην παρατηρούμενη στην εισόδου και τη γειώση.

4.5 Λογικός Φόρτος Μονοπατιού

Συχνά, οι σχεδιαστές χρειάζεται να επιλέξουν την ταχύτερη τοπολογία κυκλώματος και τα αντιστροφήμα την έχει θεωρηθεί την επιλογή που μεγείνει την αντανακλαστική της συγκεκριμένης λογικής συνάρτησης και να εκτιμήσουν την καθυστέρηση της σχεδίασής τους. Όποις προαναφέρεται, η προσομοίωση και η ανάλυση χρονιούσιο είναι ανεπαρκή εργαλεία γι' αυτό το οκοπό, επειδή μας λένε μόνο πόσο γρήγορα θα λεπτοποιήσει μια συγκεκριμένη υλοποίηση – όχι εάν η υλοποίηση μπορεί να προσαρμοστεί για να επιτευχθεί καλύτερη αποτέλεσμα, η ηπού προφέρεται να γίνει αυτό. Οι απειρούς σχεδιαστές συχνά καταλήγουν παγιδευμένοι σ' έναν απέλευτο βρόχο μικροπροσαρμογών και μάταιων προσομοιώσεων. Η μέθοδος του Λογικού Φόρτου [Sutherland99] παρέχει έναν ειδικόλο και γρηγορό τρόπο για την επιλογή της βέλτιστης τοπολογίας και αριθμού σταδίων λογικής για μια συνάρτηση. Βασιζόμενη στο μοντέλο γραμμικής καθυστέρησης, επιτρέπει στο σχεδιαστή να κάνει γρήγορες εκτιμήσεις αναφορικά με το βέλτιστο αριθμό σταδίων για ένα μονοπάτι, την ελάχιστη δυνατή καθυστέρηση για τη δεδομένη τοπολογία και τη μεγάλη πόλης που επιτυχάσει αυτή τη καθυστέρηση. Θα χρησιμοποιήσουμε τη μέθοδο του Λογικού Φόρτου σε όλη την έκταση του βιβλίου για να μελετήσουμε την καθυστέρηση σε πολλούς τύπους κυκλωμάτων.

4.5.1 Καθυστέρηση σε Δίκτυα Λογικής Πολλών Σταδίων

Το Σχήμα 4.29 παρουσιάζει το λογικό και ηλεκτρικό φόρτο για κάθε στάδιο σ' ένα μονοπάτι πολλών σταδίων, ως συνάρτηση των μεγέθων κάθε σταδίου. Το μονοπάτι ενδιαφέροντος (και μοναδικό σ' αυτή την περίπτωση) επισημαίνεται με διαλεκτορική μηλή γραμμή. Παρατηρήστε ότι ο λογικός φόρτος είναι ανεξάρτητος από το μέγεθος, ενώ ο ηλεκτρικός φόρτος εξαρτάται από τα μεγέθη. Σ' αυτή την ενότητα θα αναπτύξουμε ορισμένες μετρικές για το μονοπάτι ως σύνολο, οι οποίες είναι ανεξάρτητες από την επιλογή μεγεθών.



ΣΧΗΜΑ 4.29 Δίκτυο πολλών σταδίων.

Ο λογικός φόρτος μονοπατιού, G , μπορεί να εκφραστεί ως γινόμενο των λογικών φόρτων κάθε σταδίου κατά μήκος του μονοπατιού.

$$G = \prod g_i \quad (4.32)$$

Ο ηλεκτρικός φόρτος μονοπατιού H ορίζεται ως ο λόγος της χωρητικότητας εξόδου που πρέπει να οδηγεί το μονοπάτι διά τη χωρητικότητα εισόδου που παρουσιάζει το μονοπάτι. Αυτό είναι πιο βολικό από το να οριστεί ο ηλεκτρικός φόρτος μονοπατιού ως γινόμενο των ηλεκτρικών φόρτων των σταδίων, επειδή οι ηλεκτρικοί φόρτοι δεν είναι γνωστοί έσος στον επιλεχτόν τα μεγέθη των πολών.

$$H = \frac{C_{\text{out(path)}}}{C_{\text{in(path)}}} \quad (4.33)$$

Ο φόρτος μονοπατιού F είναι το γινόμενο των φόρτων σταδίου για κάθε στάδιο. Όπως θυμάστε, ο φόρτος σταδίου ενός μεμονωμένου σταδίου είναι $f = gh$. Μπορούμε, κατ' αναλογία να δηλωσουμε $F = GH$ για ένα μονοπάτι;

$$F = \prod f_i = \prod g_i b_i \quad (4.34)$$

Σε μονοπάτια τα οποία διακλαδίζονται, $F \neq GH$. Αυτό εξηγείται στο Σχήμα 4.30, το οποίο παρουσιάζει ένα κύκλωμα με διακλάδωση σε δύο διευθύνσεις. Θεωρήστε ένα μονοπάτι από την πρώτηρη κατεύθυνση εισόδου προς μια από τις εξόδους. Ο λογικός φόρτος του μονοπατιού είναι $G = 1 \times 1 = 1$. Ο ηλεκτρικός φόρτος μονοπατιού είναι $H = 90/5 = 18$. Συνεπώς, $GH = 18$. Άλλα $F = f_1 f_2 = g_1 h_1 g_2 h_2 = 1 \times 6 \times 1 \times 6 = 36$. Με άλλα λόγια, $F = 2GH$ αυτό το μονοπάτι, λόγω των δύο κλάδων.

Θα πρέπει να εισάγουμε ένα νέο είδος φόρτου για να συνιστολογίσουμε τη διακλάδωση μεταξύ των σταδίων ενός μονοπατιού. Αυτός ο φόρτος διακλάδωσης, b , είναι ο λόγος της συνολικής χωρητικότητας που βλέπει ένα στάδιο προς τη χωρητικότητα στο μονοπάτι: στο Σχήμα 4.30, είναι $(15 + 15)/15 = 2$.

$$b = \frac{C_{\text{onpath}} + C_{\text{offpath}}}{C_{\text{onpath}}} \quad (4.35)$$

Ο φόρτος διακλάδωσης μονοπατιού B είναι το γινόμενο των φόρτων διακλάδωσης μεταξύ των σταδίων.

$$B = \prod b_i \quad (4.36)$$

ΣΧΗΜΑ 4.30 Κύκλωμα με διακλάδωση σε δύο σκέλη.

Μπορούμε τώρα να ορίσουμε το φόρτο μονοπατιού F ως το γινόμενο του λογικού φόρτου, του ηλεκτρικού φόρτου και του φόρτου διακλάδωσης του μονοπατιού. Σημειώστε ότι το γινόμενο των ηλεκτρικών φόρτων των σταδίων είναι στην πραγματικότητα BH , όχι απλώς H .

$$F = GBH \quad (4.37)$$

Μπορούμε τώρα να υπολογίσουμε τον ηλεκτρικό φόρτο ενός δικτύου πολλαπλών σταδίων. Η καθυστέρηση μονοπατιού D είναι το άθροισμα των καθυστέρησεων του κάθε σταδίου. Μπορεί επίσης να γραφεί ως το άθροισμα της καθυστέρησης φόρτου μονοπατιού D_F και της παρασιτικής καθυστέρησης μονοπατιού P :

$$\begin{aligned} D &= \sum d_i = D_F + P \\ D_F &= \sum f_i \\ P &= \sum p_i \end{aligned} \quad (4.38)$$

Το γινόμενο των φόρτων των σταδίων είναι F , ανεξάρτητο από τα μεγέθη των πολών. Η καθυστέρηση φόρτου μονοπατιού είναι το άθροισμα των φόρτων των σταδίων. Το άθροισμα ενός συνόλου αριθμών των οποίων το γινόμενο είναι σταθερό έλαχιστο ποιείται επιλέγοντας όλους τους αριθμούς ισονομίας. Με άλλα λόγια, η καθυστέρηση μονοπατιού έλαχιστοποιείται όταν κάθε στάδιο φέρει το ίδιο φορτίο. Εάν ένα μονοπάτι έχει N σταδία και το καθένα φέρει το ίδιο φορτίο, ο φόρτος θα πρέπει να είναι

$$\hat{f} = g_i b_i = F^{1/N} \quad (4.39)$$

Συνεπώς, η ελάχιστη δυνατή καθυστέρηση ενός μονοπατιού N σταδίων με φόρτο μονοπατιού F και παρασιτική καθυστέρηση μονοπατιού P είναι

$$D = NF^{1/N} + P \quad (4.40)$$

Αυτό είναι ένα ιδιαίτερα σημαντικό αποτέλεσμα της μεθόδου του Λογικού Φόρτου. Υποδεικνύει ότι η ελάχιστη καθυστέρηση του μονοπατιού μπορεί να εκτυμθεί γνωρίζοντας μόνο τον αριθμό των σταδίων, το φόρτο μονοπατιού, και τις παρασιτικές καθυστέρησες χωρίς να απαιτείται η επιλογή μεγεθών τρανζίστορ. Αυτό είναι ανώτερο της προσομοίωσης στην οποία η καθυστέρηση εξαρτάται από τα μεγέθη και ποτέ δεν προσφέρει τη βεβαιότητα ότι τα μεγέθη που επιλέχτηκαν είναι οντας αυτά που δίνουν την ελάχιστη καθυστέρηση.

Είναι επίσης απλό να επιλέξουμε μεγέθη πόλης τα οποία να επιτυγχάνουν αυτή την ελάχιστη καθυστέρηση. Συνδυάζοντας τις Εξιάδεσις (4.21) και (4.22), παίρνουμε τον τόπο του μετασχηματισμού χωρητικότητας για την έννοση της καλύτερης χωρητικότητας εισόδου για μια πόλη, δεδομένης της χωρητικότητας εισόδου που αυτή οδηγεί.

$$C_{\text{in}_i} = \frac{C_{\text{out}_i} \times g_i}{\hat{f}} \quad (4.41)$$

Ξεκινώντας με το φορτίο στο τέλος του μονοπατιού, δουλεύουμε προς τα πίσω, εφαρμόζοντας το μετασχηματισμό χωρητικότητας για να καθυστέρουμε το μέγεθος κάθε σταδίου. Ελέγχουμε το αριθμητικό αποτέλεσμα επιβεβιώνοντας ότι το μέγεθος του αρχικού σταδίου ταυτίζεται με τις προδιαγραφές.


Παράδειγμα 4.13

Υπολογίστε την ελάχιστη καθυστέρηση του μονοπατιού από το A στο B στο Σχήμα 4.31 και επιλέξτε κατάλληλα μεγέθη τρανζίστορ για να επιτευχθεί αυτή η καθυστέρηση. Η αρχική πόλη NAND2 μπορεί να παρουσιάζει φορτίο ίσο με 8 λ πλάτων τρανζίστορ στην εισόδο και το φορτίο στην έξοδο είναι ισοδύναμο με 45 λ πλάτων τρανζίστορ.


ΑΙΓΑΛΕΟΝ: Ο λογικός φόρτος μονοπατιού είναι $G = (4/3) \times (5/3) \times (5/3) = 100/27$. Ο ηλεκτρικός φόρτος μονοπατιού είναι $H = 45/8 = 8$. Ο φόρτος διακλάδωσης μονοπατιού είναι $B = 3 \times 2 = 6$. Ο φόρτος μονοπατιού είναι $F = GBH = 125$. Δεδομένου ότι υπάρχουν τρία στάδια, ο βέλτιστος φόρτος σταδίου είναι $\hat{f} = \sqrt[3]{125} = 5$. Η παρασιτική καθυστέρηση μονοπατιού είναι $P = 2 + 3 + 2 = 7$. Άρα, η ελάχιστη καθυστέρηση μονοπατιού είναι $D = 3 \times 5 + 7 = 22$ σε μονάδες t , ή 4.4 καθυστέρησης αντιστροφέα FO4. Τα μεγέθη των πολών υπολογίζονται με το μετασχηματισμό χωρητικότητας της Εξ. (4.41), δουλεύοντας προς τα πίσω κατά μήκος του μονοπατιού: $y = 45 \times (5/3)/5 = 15$, $x = (15 + 15) \times (5/3)/5 = 10$. Επαληθεύουμε ότι η αρχική, 2-εισόδων πόλη NAND δέχεται το προδιαγραμμένο μέγεθος $(10 + 10 + 10) \times (4/3)/5 = 8$.

Τα μεγέθη τρανζίστορ στο Σχήμα 4.32 επιλέγονται ώστε να δώσουν το επιθυμητό ποσό χωρητικότητας εισόδου, επιτυγχάνοντας ταυτόχρονα ίσες καθυστέρησες ανόδου και καβόδου. Για παράδειγμα, μια NOR πόλη 2 εισόδων θα πρέπει να έχει λόγο P/I ισο με 4:1. Εάν η συνολική χωρητικότητα εισόδου είναι 15, το πλάτος των pMOS τρανζίστορ πρέπει να είναι 12 και των nMOS πρέπει να είναι 3 για να επιτευχθεί αυτός ο λόγος. Μπορούμε επίσης να ελέγξουμε ότι επιτυγχάνεται αυτή η καθυστέρηση. Η καθυστέρηση της πόλης NAND2 είναι $d_1 = g_1 h_1 + p_1 = (4/3) \times (10 + 10 + 10)/8 + 2 = 7$. Η καθυστέρηση της πόλης NAND3 είναι $d_2 = g_2 h_2 + p_2 = (5/3) \times (15 + 15)/10 + 3 = 8$. Η καθυστέρηση της πόλης NOR2 είναι $d_3 = g_3 h_3 + p_3 = (5/3) \times 45/15 + 2 = 7$. Άρα, η καθυστέρηση μονοπατιού είναι 22, όπως προβλέψαμε.

Θυμηθείτε ότι η καθυστέρηση εκφράζεται σε μονάδες t . Σε μια τεχνολογία κατασκευής 65 nm με $t = 3$ ps, η καθυστέρηση είναι 66 ps. Εναλλακτικά, η καθυστέρηση αντιστροφέα FO4 είναι 5t, οπότε η καθυστέρηση μονοπατιού είναι 4.4 FO4.



ΣΧΗΜΑ 4.31 Το μονοπάτι για το παράδειγμα.



ΣΧΗΜΑ 4.32 Το μονοπάτι για το παράδειγμα, εμπλουτισμένο με τα μεγέθη των τρανζίστορ.


Πολλοί άπειροι σχεδιαστές, ξέροντας ότι τα πλατύτερα τρανζιστορ παρέχουν περιοσύτερο ρεύμα, προσπαθούν να κάνουν τα κυκλώματα ταχύτερα χρησιμοποιώντας μεγαλύτερες πύλες. Ωστόσο, η αύξηση του μεγέθους οπουαδήποτε από τις πύλες, εκτός της πρώτης μόνο, κάνει το κύκλωμα αργότερο. Για παράδειγμα, αυξάνοντας το μέγεθος της NAND3 η πύλη αυτή γίνεται ταχύτερη, αλλά η NAND2 γίνεται αργότερη, με τελικό αποτέλεσμα απώλεια ταχύτητας. Η αύξηση του μεγέθους της αρχικής NAND2 όντως επηταχνεί το εν λόγω κύκλωμα. Ωστόσο, παρουσιάζει μεγαλύτερο φορτίο στο μονοπάτι που ιπολογίζει την είσοδο A , κάνοντάς το αργότερο. Άρα, είναι ομαντικό να υπάρχει μια προδιαγραφή όχι μόνο για το φορτίο που πρέπει να οδηγεί το μονοπάτι, αλλά επίσης για τη μέγιστη χωρητικότητα εισόδου που μπορεί να παρουσιάζει το μονοπάτι.

4.5.2 Επιλογή του Βέλτιστου Αριθμού Σταδίων

Δοθείσας μιας συγκεκριμένης κυκλωματικής τοπολογίας, ξέρουμε πλέον πώς να υπολογίσουμε την καθυστέρηση και να επιλέξουμε τα μεγέθη των πύλων. Ωστόσο, υπάρχουν πολλές διαφορετικές τοπολογίες που μπορούν να υλοποιούνται με συγκεκριμένη λογική συνάρτηση. Η μέθοδος του Λογικού Φόρτου μας λέει ότι οι πύλες NAND είναι καλύτερες από τις NOR, καθώς και ότι οι πύλες με λιγότερες εισόδους είναι καλύτερες από πύλες με πολλές εισόδους. Σ' αυτή την ενότητα θα χρησιμοποιήσουμε τη μέθοδο του Λογικού Φόρτου για να προβλέψουμε το βέλτιστο αριθμό σταδίων.


Σε ορισμένες περιπτώσεις, οι σχεδιαστές λογικής εκτιμούν την καθυστέρηση μετρώντας τον αριθμό των σταδίων λογικής, υποθέτοντας ότι κάθε στάδιο έχει μια σταθερή «καθυστέρηση πύλης». Αυτό μπορεί να οδηγήσει σε εσφαλμένα αποτελέσματα, επειδή ινονοεί ότι τα ταχύτερα κυκλώματα είναι αυτά που χρησιμοποιούν τα λιγότερα σταδία λογικής. Φυσικά, στην πραγματικότητα, η καθυστέρηση πύλης εξαρτάται από τον ηλεκτρικό φόρτο, πράγμα που οποιο σε ορισμένες περιπτώσεις έχει ως αποτέλεσμα να παίρνουμε μεγαλύτερη καθυστέρηση όταν χρησιμοποιούμε λιγότερα σταδία. Το ακόλουθο παράδειγμα παρουσιάζει ακριβώς αυτό.

Αρχικά κυκλώματα οδήγησης



ΣΧΗΜΑ 4.33 Σύγκριση μεταξύ διαφορετικών αριθμών σταδίων απομονωτών.

Σε γενικές γραμμές, είναι πάντα δυνατό να προσθέτει κανείς αντιστροφές στο τέλος ενός μονοπάτιο χωρίς να αλλάξει τη λειτουργία του (εκτός ίσως από την πολικότητα). Ας υπολογίσουμε τώρα πόσοι πρέπει να προστεθούν για έλαχιστη καθυστέρηση. Το λογικό μπλοκ που παρουσιάζεται στο Σχήμα 4.34 έχει n_1 στάδια και φόρτο μονοπάτιο F . Θεωρήστε ότι προσθέτουμε $N - n_1$ αντιστροφές στο τέλος, ώστε το μονοπάτι



ΣΧΗΜΑ 4.34 Λογικό μπλοκ με επιπλέον αντιστροφές.

να αποκτήσει N στάδια. Οι επιπλέον αντιστροφές δεν αλλάζουν το λογικό φόρτο του μονοπάτιο, αλλά προσθέτουν παρασιτική καθυστέρηση. Η καθυστέρηση του νέου μονοπάτιού είναι

$$D = NF^{1/N} + \sum_{i=1}^{n_1} p_i + (N - n_1) p_{inv} \quad (4.42)$$

Διαφοριζόντας ως προς N και εξισώνοντας με το 0, μπορούμε να λύσουμε την εξίσωση για το βέλτιστο αριθμό σταδίων, τον οποίο θα αποκαλούμε \hat{N} . Το αποτέλεσμα μπορεί να εκφραστεί σε πιο συμπαγή μορφή ορίζοντας

$$\rho = F^{1/\hat{N}}$$

ως το βέλτιστο φόρτο σταδίου.


$$\frac{\partial D}{\partial N} = -F^{1/N} \ln F^{1/N} + F^{1/N} + p_{inv} = 0 \quad (4.43)$$

$$\Rightarrow p_{inv} + \rho(1 - \ln \rho) = 0$$

Η Εξ. (4.43) δεν έχει λόγια κλειστής μορφή. Αγνοώντας τα παρασιτικά φαινόμενα (π.χ., υποθέτοντας $p_{inv} = 0$), καταλήγουμε στο κλασικό αποτέλεσμα $\rho = 2.71828$ (e) [Mead80]. Στην πράξη, οι παρασιτικές καθυστέρησης ομηρίανονται ότι η προσθήκη κάθε αντιστροφέα κοστίζει κατά τι περιοσύτερο. Ωστόσο τούτο, είναι προτιμότερο να χρησιμοποιούμε λιγότερα σταδία \hat{N} , τοδιάνα, φόρτο σταδίου υψηλότερο από e . Επιλύνοντας αριθμητικά, όταν $p_{inv} = 1$, βρίσκουμε ότι $\rho = 3.59$.

Ενα μονοπάτι επιτυχάνει την ελάχιστη δυνατή καθυστέρηση χρησιμοποιώντας $\hat{N} = \log_e F$ σταδία. Είναι ομαρινόταν να κατανοήσετε όχι μόνο το βέλτιστο φόρτο σταδίου και τον αριθμό των σταδίων, αλλά επίσης την ευαίσθητη εξάρτηση από τη χρήση διαφορετικού αριθμού σταδίων. Το Σχήμα 4.35 απεικονίζει την αύξηση της καθυστέρησης χρησιμοποιώντας ένα συγκεκριμένο αριθμό σταδίων, σαν συνάρτηση του αριθμού των σταδίων, για $p_{inv} = 1$. Ο χάραγμα απεικονίζει το λόγο του πραγματικού αριθμού σταδίων προς τον ιδανικό. Ο γάντος απεικονίζει το λόγο της πραγματικής καθυστέρησης προς τη βέλτιστη επιτυχία. Η καμπύλη είναι επίπεδη γύρω από το βέλτιστο. Η καθυστέρηση είναι εντός του 15% της βέλτιστης επιτεύχιμης, εάν ο αριθμός των σταδίων είναι στο εύρος από 2/3-πλάσιο έως 3/2-πλάσιο του θεωρητικά βέλτιστου αριθμού (δηλαδή, το ρ είναι στο εύρος των 2.4 έως 6).

Η χρήση φόρτου σταδίου 4 είναι μια βολική επιλογή και μας διευκολύνει στη να επιλέγουμε νοητά το βέλτιστο αριθμό σταδίων. Αυτός ο φόρτος δίνει καθυστέρησης εντός του 2% του ελάχιστου, όταν το p_{inv} είναι στο εύρος των 0.7 έως 2.5. Αυτό είναι επίσης γιατί ένας αντιστροφέας FO4 έχει "αντιπροσωπευτική" λογική καθυστέρηση πύλης.



ΣΧΗΜΑ 4.35 Ευαίσθητη εξάρτηση της καθυστέρησης από τον αριθμό των σταδίων.

4.5.3 Παράδειγμα

Στο σημείο αυτό θα αισχοληθούμε μ' ένα μεγαλύτερο παράδειγμα, το οποίο θα οσς δώσει την ευκαιρία να κατανοήσετε πώς εφαρμόζεται η μέθοδος του Λογικού Φόρτου. Ο διακεκριμένος συνάδελφός μας Ben Bitdiddle σχεδιάζει έναν αποκωδικοποιητή για το αρχείο καταχωρητών του Motoroil 68W86, ενός ενοντωμένου επεξεργαστή για εφαρμογές αυτοκίνησης. Ο αποκωδικοποιητής έχει τις ακόλουθες προδιαγραφές:

- Ⓐ Αρχείο καταχωρητών 16 λέξεων
- Ⓑ Λέξεις 32 bit
- Ⓒ Κάθε bit του καταχωρητή παρουσιάζει φορτίο τριών τρανζιστορ μονοπάτιον μεγέθους στη γραμμή λέξης (2 μοναδιάσιο μεγέθους τρανζιστορ προσπέλασης στον κάποια χωρητικότητα αγωγών)
- Ⓓ Διαθεσιμότητα της αληθότητας (True) και της συμπληρωματικής τιμής των bit διεύθυνσης $A[3:0]$
- Ⓔ Κάθε είσοδος διεύθυνσης μπορεί να οδηγεί 10 μοναδιάσιο μεγέθους τρανζιστορ


Όπως θα δούμε στην Ενότητα 12.2.2, ένας αποκωδικοποιητής 2^N λέξεων αποτελείται από 2^N πύλες AND. Ν εισώδων. Συνεπώς, το πρόβλημα ανάγεται στη σχεδίαση μιας κατάλληλης πύλης AND τεσσάρων εισώδων. Ας βοηθήσουμε τον Ben να εξακριβώσει πώς στάδια πρέπει να χρησιμοποιηθούν, πώς μεγάλη πρέπει να είναι η κάθε πύλη, και πώς γρήγορα μπορεί να λειτουργεί ο αποκωδικοποιητής.

Το φορτίο εξόδου σε γράμμη λέξης είναι 32 bit με 3 μονάδες χωρητικότητας το καθένα - δηλαδή, 96 μονάδες. Συνεπώς, ο ηλεκτρικός φόρτος μονοπάτιού είναι $H = 96/10 = 9.6$. Κάθε διεύθυνση χρησιμοποιείται για τον υπολογισμό των μισών από τις γραμμές 16 λέξεων και το συμπλήρωμά της για τις άλλες μισές. Συνεπώς απαιτείται κάπου στο μονοπάτι μια διακλάδωση $B = 8$. Στο σημείο αυτό, αντιμετωπίζουμε το διλήμμα της κότας και του αγώνα. Χρειάζομε το λογικό φόρτο του μονοπάτιο για να υπολογισθούμε το φόρτο μονοπάτιο και το βέλτιστο αριθμό σταδίων. Όμως, εάν δεν γνωρίζουμε το βέλτιστο αριθμό σταδίων, δεν μπορούμε να σχεδιάσουμε ένα μονοπάτι και να καθορίσουμε το λογικό φόρτο γι αυτό. Υπάρχουν δύο τρόποι επίλυσης του διλήμματος. Ο ένας είναι να σχεδιάσουμε ένα μονοπάτι με τυχαίο αριθμό σταδίων, να καθορίσουμε το λογικό φόρτο του μονοπάτιο, και κατόπιν να το χρησιμοποιήσουμε για να υπολογίσουμε το φόρτο μονοπάτιο και το συγκεκριμένο αριθμό σταδίων. Το μονοπάτι μπορεί να επαναχειστεί μ' αντό τον αριθμό σταδίων, βελτιστοποιώντας το λογικό φόρτο μονοπάτιο. Εάν ο λογικός φόρτος αλλάξει σημαντικά, η διαδικασία μπορεί να επαναληφθεί. Εναλλακτικά, ξέροντας ότι η λογική ενός αποκωδικοποιητή είναι μάλλον απλή, μπορούμε να αγνοήσουμε το λογικό φόρτο (υποθέτουμε ότι $G = 1$). Έτσι, μπορούμε να προχωρήσουμε στη σχεδίασή μας, έχοντας υπόψη ότι ο βέλτιστος αριθμός σταδίων είναι ιθαύματα ελαφρώς μεγαλύτερος από τον προβλεπόμενο, επειδή αγνοήσαμε το λογικό φόρτο.

Ακολουθώντας τη δεύτερη προσέγγιση, υπολογίζουμε το φόρτο μονοπάτιο $F = GBH = (1)(8)(9.6) = 76.8$. Στοχεύοντας σε βέλτιστο φόρτο σταδίων $r = 4$, βρίσκουμε ότι ο βέλτιστος αριθμός σταδίων είναι $N = \log_4 76.8 = 7.1$. Έστω η επιλέγουμε μια σχεδίαση τριών σταδίων, έχοντας υπόψη ότι μια σχεδίαση τεσσάρων σταδίων μπορεί να είναι επίσης καλή επιλογή δαν συνοπλογίζουμε το λογικό φόρτο. Το Σχήμα 4.24 παρουσιάζει μια ιθαύματα σχεδίαση 3 σταδίων (INV-NAND4-INV).

Το μονοπάτι έχει λογικό φόρτο $G = 1 \times (6/3) \times 1 = 2$, υπότε ο πραγματικός φόρτος μονοπάτιο είναι $F = (2)(8)(9.6) = 154$. Ο φόρτος σταδίων είναι $f = 154^{1/3} = 5.36$. Αυτή η τιμή είναι εντός του λογικού εύρους 2.4 έως 6, οπότε θεωρούμε τη σχεδίασή μας αποδεκτή. Εφαρμόζοντας το μετασχηματισμό χωρητικότητας, βρίσκουμε τα μεγέθη για τις πύλες $z = 96 \times 1/5.36 = 18$ και $y = 18 \times 2/5.36 = 6.7$. Η καθυστέρηση είναι $3 \times 5.36 + 1 + 4 + 1 = 22.1$.

Η μέθοδος του Λογικού Φόρτου μας επιτρέπει επίσης να κάνουμε γρήγορες συγκρίσεις μεταξύ εναλλακτικών σχεδιάσεων, χρησιμοποιώντας μια εφαρμογή φύλλων εργασίας και όχι σχηματικά διαγράμματα και πολυάριθμες προσομοιώσεις. Στον Πίνακα 4.4 συγκρίνονται ορισμένες εναλλακτικές σχεδιάσεις. Διαπιστώνουμε ότι μια σχεδίαση 4 σταδίων είναι κάπως ταχύτερη, όπως το υποθέσαμε αρχικά. Η 4 σταδίων σχεδίαση NAND2-INV-NAND2-INV όχι μόνο έχει το θεωρητικό προβλεπόμενο βέλτιστο αριθμό σταδίων, αλλά χρησιμοποιεί επίσης απλούστερες πύλες 2 εισόδων για τη μείωση του λογικού φόρτου και της παρασιτικής καθυστέρησης, επιτυχάνοντας βελτίωση ταχύτητας 12% έναντι της αρχικής σχεδίασης. Ωστόσο, η σχεδίαση 3 σταδίων έχει μικρότερη ουνολική επιφάνεια πυλών και καταναλώνει λιγότερη ισχύ.



ΣΧΗΜΑ 4.36 Σχεδίαση αποκωδικοποιητή 3 σταδίων.

ΠΙΝΑΚΑΣ 4.4 Σύγκριση σχεδιάσεων για τον αποκωδικοποιητή

Σχεδίαση	Στάδιο N	G	P	D
NAND4-INV	2	2	5	29.8
NAND2-NOR2	2	20/9	4	30.1
INV-NAND4-INV	3	2	6	22.1
NAND4-INV-INV-INV	4	2	7	21.1
NAND2-NOR2-INV-INV	4	20/9	6	20.5
NAND2-INV-NAND2-INV	4	16/9	6	19.7
INV-NAND2-INV-NAND2-INV	5	16/9	7	20.4
NAND2-INV-NAND2-INV-INV-INV	6	16/9	8	21.6

4.5.4 Σύνοψη και Παραπτήρεσις

Η μέθοδος του Λογικού Φόρτου μας παρέχει έναν εύκολο τρόπο σύγκρισης και επιλογής κυκλωματικής τοπολογίας, επιλογής βέλτιστου αριθμού σταδίων για ένα μονοπάτι και εκτίμησης της καθυστέρησης μονοπάτιο. Ισούς χρειαστείτε λίγο χρόνο για να εξουσιοδοτήσετε το συγγραφές έχουν καταβάλλει κάθε προσπάθεια να είναι όσο το δυνατό πιο βατός, εξετάζοντας σχεδόν όλα τα γράμματα του λατινικού και του ελληνικού αλφαριθμού. Για ευκολία απομηνύσεων χρησιμοποιούνται τα d από το «delay» (καθυστέρηση), p από το «parasitic» (παρασιτική), b από το «branching» (διακλάδωση), f από το «effort» (προσπάθεια), g από το «logical effort» (λογικός φόρτος) ή ισώς και από το «gain» (κέρδος) και το h απλώς και μόνο επειδή είναι το επόμενο γράμμα μετά από τα «f» και «g». Ο συμβολισμός συνοψίζεται στον Πίνακα 4.5 τόσο για στάδια όσο και για μονοπάτια.

Η μέθοδος του Λογικού Φόρτου εφαρμόζεται με τα ακόλουθα βήματα:

1. Υπολογίζεται ο φόρτος μονοπάτιο: $F = GBH$
2. Υπολογίζεται ο βέλτιστος αριθμός σταδίων: $\hat{N} = \log_4 F$
3. Σχεδιάζεται ένα μονοπάτι χρησιμοποιώντας \hat{N} σταδία
4. Υπολογίζεται η ελάχιστη καθυστέρηση: $D = \hat{N}F^{1/\hat{N}} + P$
5. Καθορίζεται ο βέλτιστος φόρτος σταδίου: $\hat{f} = F^{1/\hat{N}}$
6. Εκτινώντας από το τέλος, κινούμαστε προς τα πίσω για να βρούμε τα μεγέθη: $C_{in_i} = \frac{C_{out_i} \times g_i}{\hat{f}}$

ΠΙΝΑΚΑΣ 4.5 Σύνοψη των συμβολισμών Λογικού Φόρτου

Όρος	Έκφραση για Στάδιο	Έκφραση για Μονοπάτια
αριθμός σταδίων	1	N
λογικός φόρτος	g (βλ. Πίνακα)	$G = \prod g_i$
ηλεκτρικός φόρτος	$b = \frac{C_{out}}{C_{in}}$	$H = \frac{C_{out(path)}}{C_{in(path)}}$
φόρτος διακλάδωσης	$b = \frac{C_{onpath} + C_{offpath}}{C_{onpath}}$	$B = \prod b_i$
φόρτος	$f = gb$	$F = GBH$
καθυστέρηση φόρτου	f	$D_F = \sum f_i$
παρασημική καθυστέρηση	ρ βλ. Πίνακα 4.3	$P = \sum p_i$
καθυστέρηση	$d = f + p$	$D = \sum d_i = D_F + P$

Τα εργαλεία CAD είναι πολύ γρήγορα και ακριβή στην αποτίμηση πολύπλοκων μοντέλων καθυστέρησης, όπότε η μέθοδος του Λογικού Φόρτου δε θα πρέπει να χρησιμοποιείται ως υποκατάστατό τους. Η αξία της έγκειται περισσότερο στο ότι επιτρέπει γρήγορους υπολογισμούς με το χέρι και παρέχει χρήσιμες πληροφορίες για το σχεδιασμό κυκλωμάτων. Ορισμένες από τις πιο σημαντικές είναι:

- ⑥ Το σκεπτικό της ποσοτικοποίησης του «λογικού φόρτου» που χαρακτηρίζει την πολυπλοκότητα μιας λογικής πλήρης ή ενός μονοπάτιο επιτρέπει τη σύγκριση εναλλακτικών κυκλωματικών τοπολογιών και την ανάδειξη κάποιων ως καλύτερων από άλλες.
- ⑥ Οι δομές NAND είναι ταχύτερες από τις δομές NOR σε στατικά κυκλώματα CMOS.
- ⑥ Τα μονοπάτια είναι ταχύτερα όταν οι καθυστέρησης φόρτου κάθε σταδίου είναι περίπου ίσες και όταν αυτές οι καθυστέρησης είναι κοντά στο 4.
- ⑥ Η καθυστέρηση μονοπάτιο δεν επιδεκνεί ενασθοθρία σε μέτριες αποκλίσεις από το βέλτιστο. Φόρτοι σταδίου μεταξύ 2.4 και 6 δίνουν σχεδιάσεις εντός του 15% της ελάχιστης καθυστέρησης. Δεν είναι αναγκαίο να γίνονται υπολογισμοί περισσότερων από 1-2 σημαντικών ψηφίων, όπότε πολλές εκτιμήσεις μπορούν να γίνονται από μηνήμη. Δεν είναι αναγκαίο να επιλέγονται τα ακριβή μεγέθη των τρανζίστορ σύμφωνα με τη θεωρία, ενώ μικρό είναι το όφελος από την τροποποίηση των μεγεθών των τρανζίστορ όταν η σχεδίαση είναι λογική.
- ⑥ Χρησιμοποιώντας φόρτο σταδίου ελαφρώς μεγαλύτερο από 4 μειώνεται η επιφάνεια και η κατανάλωση ισχύος, με μικρό κόστος σε ταχύτητα. Χρησιμοποιώντας φόρτο μεγαλύτερο από 6-8 έχουμε σημαντικό κόστος σε ταχύτητα.
- ⑥ Η χρήση λιγότερων σταδίων ώστε να έχουμε λιγότερες καθυστέρησης πόλης δεν κάνει πο γρήγορο το κύκλωμα. Επίσης, η αύξηση του μεγέθους των πλωτών δεν οδηγεί σε πο γρήγορο κύκλωμα. Τα μόνα που αιδάνονται είναι η κατανάλωση επιφάνειας και ισχύος.
- ⑥ Η καθυστέρηση ενός καλοσχεδιασμένου μονοπάτιο είναι περίπου $\log_2 F$ φορές μεγαλύτερη από την καθυστέρηση αντιστροφέα FO4. Κάθε τετραπλασιασμός του φόρτου προσθέτει περίπου μια καθυστέρηση FO4 στο μονοπάτι. Συνεπώς, σήματα ελέγχου τα οποία οδηγούν μονοπάτια δεδομένων 64 bit επιφέρουν καθυστέρηση ενίσχυσης περίπου τριών αντιστροφέων FO4.

- ⑥ Ο λογικός φόρτος κάθε εισόδου πόλης αιδάνεται καθώς αιδάνεται ο αριθμός των εισόδων. Συνυπολογίζοντας το λογικό φόρτο και την παρασημική καθυστέρηση, βρίσκουμε ένα πρακτικό όρο περίπου τεοσάρων εν σειρά τρανζίστορ για λογικές πόλες και περίπου τεοσάρων εισόδων για πολυπλέκτες. Πέραν αυτού του βαθμού οδήγησης εισόδων, είναι ταχύτερο να χωρίζονται οι πόλες σε πολλαπλά σταδια μικρότερων πολών.
- ⑥ Οι αντιστροφείς ή πόλες NAND 2 εισόδων με χαμηλό λογικό φόρτο είναι οι βέλτιστες επιλογές για την οδήγηση κόρβων με μεγάλο φόρτο διακλάδωσης. Να χρησιμοποιείτε μικρές πόλες μετά από τις διακλάδωσες για την ελαχιστοποίηση του φόρτου στην πόλη οδήγησης.
- ⑥ Όταν ένα μονοπάτι διακλαδίζεται και το ένα σκέλος είναι πιο κρίσιμο από τα άλλα, απομονώστε (buffer) τα μη κρίσιμα σκέλη για να ελαχιστοποιήσετε το φόρτο διακλάδωσης στο κρίσιμο μονοπάτι.

4.5.5 Περιορισμοί της Μεθόδου Λογικού Φόρτου

Η μέθοδος του Λογικού Φόρτου βασίζεται στο μοντέλο γραμμικής καθυστέρησης και στην απλή υπόθεση ότι εξισώνονται τις καθυστέρησης φόρτου για κάθε στάδιο ελαχιστοποιείται η καθυστέρηση μονοπάτιού. Αυτή η απλότητα είναι το μεγαλύτερο προτερήμα της μεθόδου, αλλά οδηγεί επίσης σε κάποιους περιορισμούς:

- ⑥ Η μέθοδος του Λογικού Φόρτου δεν συντοποιογίζει τη διασύνδεση. Οι επιδράσεις της μη αμελητέας χωρητικότητας αγογών και της καθυστέρησης RC θα επανεξτασούν στο Κεφάλαιο 6. Η μέθοδος του Λογικού Φόρτου είναι περισσότερο εφαρμόσιμη σε κυκλώματα υψηλής ταχύτητας με φυσικά σχέδια υψηλής κανονικότητας, όπου δεν κυριαρχεί η καθυστέρηση αγογών διασύνδεσης. Σ' αυτές τις διαφορές περιλαμβάνονται αθροιστές, πολλαπλασιαστές, μνήμες και άλλοι χειριστές δεδομένων και διατάξεις.
- ⑥ Η μέθοδος του Λογικού Φόρτου εξηγεί πώς πρέπει να σχεδιαστεί ένα μονοπάτι για μέγιστη ταχύτητα, αλλά όχι πώς πρέπει να σχεδιαστεί για ελάχιστη επιφάνεια ή κατανάλωση ισχύος, δεδομένης μιας προδιαγραφής (περιορισμού) για την ταχύτητα. Αυτό το πρόβλημα εξετάζεται στην Ενότητα 5.2.2.1.
- ⑥ Για μονοπάτια με πολύπλοκη διακλάδωση, η χειροκίνητη ανάλυση είναι δύσκολη υπόθεση.
- ⑥ Το ποντέλο γραμμικής καθυστέρησης δεν μπορεί να αποτυπώσει την επιδραση της κλίσης εισόδων. Εινυγός, οι ρυθμοί κλίσης τείνουν να είναι περίπου ίσοι σε καλοσχεδιασμένα κυκλώματα με ίση καθυστέρηση φόρτου ανά στάδιο.

4.5.6 Επαναληπτικές Λύσεις για την Επιλογή Μεγεθών


Για να ικανοποιήσουμε τις τοπικοποίησης της προηγούμενης ενότητας μπορούμε να γράψουμε τις εξισώσεις υπολογισμού της καθυστέρησης για κάθε πόλη του συστήματος και κατόπιν να επιχειρήσουμε ελαχιστοποίηση του αργότερου χρόνου άφιξης. Δεν υπάρχουν λόντες κλειστής μορφής, αλλά οι εξισώσεις είναι εύκολο να λαθούν επαναληπτικά σε υπολογιστή και η διατύπωσή τους δίνει κάποια πληροφόρηση στο σχεδιαστή. Σ' αυτή την ενότητα θα εξετάσουμε την επιλογή κατάλληλου μεγέθους για την επίτευξη ελάχιστης καθυστέρησης, ενώ στην Ενότητα 5.2.2.1 θα εξετάσουμε την επιλογή κατάλληλου μεγέθους για την επίτευξη ελάχιστης κατανάλωσης ενέργειας, με δεδομένο έναν περιορισμό για την καθυστέρηση.

Η *i*-στη γρήγορη σχεδίαση είναι από το λογικό φόρτο της, g_i , την παρασημική καθυστέρηση, p_i , και την οδήγηση, x_i . Φορμαλιστικά, ο σύνολο μας είναι να βρούμε ένα μη-αρνητικό διάνυσμα οδήγησης το οποίο θα ελαχιστοποιεί το χρόνο άφιξης της πλευράς καθυστέρησης εξόδου. Αυτό μπορεί να γίνει χρησιμοποιώντας ένα πρόγραμμα επεξεργαστή όπως το MOSEK ή, για μικρότερα προβλήματα, το εργαλείο επίλογης του Microsoft Excel. Οι εξισώσεις για το χρόνο άφιξης ανήκουν στην κατηγορία των προβλημάτων κορτής βελτιστοποίησης, τα οποία έχουν την ελκυστική ιδιότητα να έχουν μόνο ένα βέλτιστο δεν υπάρχει κίνδυνος να βρείτε λάθος απάντηση. Επιπλέον, ανήκουν σε μια ειδική κατηγορία συναρπτήσεων, των αποκαλούμενων *polynomials* (πολυόνυμα με θετικούς όρους), οι οποίες επιτρέπουν την εφαρμογή διαιτήσεων αποτελεσματικών τεχνικών βελτιστοποίησης (νεωμετρικός προγραμματισμός) [Fishburn85].



Παράδειγμα 4.15

Το κύκλωμα του Σχήματος 4.37 έχει μη-ομοιόμορφη διακλάδωση, επανασυγκλίνουσες οδηγούμενες εξόδους και φορτίο αγωγών στο μέσον του μονοπάτιο, στοιχεία τα οποία δυσχεραίνουν τη γρήγορη εφαρμογή της μεθόδου του Λογικού Φόρτου. Το φορτίο αγωγών δίνεται στις ίδιες μονάδες με τις χωριτικότητες των πυλών (δηλαδή, πολλαπλάσια της χωριτικότητας ενός μοναδιαίου αντιστροφέα). Υποθέτετε ότι οι είσοδοι φτάνουν τη στιγμή 0. Γράψτε μια έκφραση για τον υπολογισμό του χρόνου άφιξης της εξόδου ως συνάρτηση της οδήγησης των πυλών. Βρείτε τα κατάλληλα μεγέθη για την επίτευξη ελάχιστης καθυστέρησης.



ΣΧΗΜΑ 4.37 Το μονοπάτι για το παράδειγμα.

ΛΥΣΗ: Οι εξιώσεις υπολογισμού της καθυστέρησης για κάθε πύλη διατυπώνονται χρησιμοποιώντας την Εξ. (4.25). Σημειώστε ότι το x υποδεικνύει την οδήγηση, όχι το μέγεθος. Σύμφωνα με την Εξ. (4.24), η χωριτικότητα εισόδου μιας πύλης με λογικό φόρτο g και οδήγηση x είναι $C_{in}=gx$.

$$\begin{aligned} d_1 &= 1 + \frac{4}{3}x_2 + \frac{5}{3}x_3 \\ d_2 &= 2 + \frac{7}{3}\frac{x_4}{x_2} \\ d_3 &= 2 + \frac{7}{3}\frac{x_4}{x_3} \\ d_4 &= 3 + \frac{x_5}{x_4} + \frac{10}{x_4} \\ d_5 &= 1 + \frac{12}{x_5} \end{aligned} \quad (4.44)$$

Υπολογίζουμε τους χρόνους άφιξης χρησιμοποιώντας τους ορισμούς από την Εξ. (4.1).

$$\begin{aligned} a_1 &= d_1 \\ a_2 &= a_1 + d_2 \\ a_3 &= a_1 + d_3 \\ a_4 &= \max\{a_2, a_3\} + d_4 \\ a_5 &= a_4 + d_5 = d_1 + \max\{d_2, d_3\} + d_4 + d_5 \end{aligned} \quad (4.45)$$

Χρησιμοποιώμενο ένα εργαλείο επίλυσης για να επλέξουμε την οδήγηση των πυλών με τρόπο ώστε να ελαχιστοποιείται ο αργότερος χρόνος άφιξης. Ο Πίνακας 4.6 συνοψίζει τα αποτελέσματα. Η ελάχιστη καθυστέρηση είναι 23.44.

Το παράδειγμα μας οδηγεί σε ορισμένες αρκετά ενδιαφέρουσες παρατηρήσεις:

- ◎ Σε μονοπάτια τα οποία διακλαδίζονται, κάθε σκέλος θα πρέπει να συνεισφέρει ίση καθυστέρηση. Εάν το ένα σκέλος ήταν ταχύτερο από το άλλο, θα μπορούσε να σημειωθεί για να μειωθεί η χωριτικότητα που εμφανίζει στο στάδιο πριν από τη διακλάδωση.

- ◎ Ο φόρτος σταδίου, f_i , είναι ίδιος για κάθε πύλη στα μονοπάτια χωρίς σταθερά χωριτικά φορτία, αλλά μπορεί να αλλάξει μετά από ένα φορτίο.
- ◎ Για την ελαχιστοποίηση της καθυστέρησης, μπορεί να αυξηθεί το μέγεθος των πυλών στους κόμβους με μεγάλες σταθερές χωριτικότητες, ώστε να μειωθεί ο φόρτος που προκαλείται από την πύλη, ενώ αυξάνεται μόνο έλαφρώς ο φόρτος που προκαλεί ο προκάτοχός της.

ΠΙΝΑΚΑΣ 4.6 Σχεδίαση μονοπάτιο για ελάχιστες καθυστέρησεις

Στάδιο (i)	x_i	f_i	c_{in}	d_i	a_i
1: INV		1	4.85	1	5.85
2: NAND2		1.62	4.85	2.16	6.85
3: NOR2		1.62	4.85	2.70	6.85
4: NOR3		3.37	4.85	7.86	20.55
5: INV		6.35	1.89	6.35	23.44

Μια βιβλιοθήκη τυποποιημένων κυττάρων παρέχει ένα διακριτό σύνολο μεγεθών. Η οδηγητική ικανότητα των πυλών πρέπει να στρογγυλοποιείται στο πληρότερο διαθέσιμο μέγεθος. Για παράδειγμα, το κύκλωμα μπορεί να χρησιμοποιείται inv_1x, nand2_2x, nor2_2x, nor3_3x και inv_6x. Η καθυστέρηση αυξάνεται σε 23.83 - δηλαδή, επιφαρνέται με λιγότερο από 2%. Γενικά, οι βιβλιοθήκες με βήμα διάκρισης $\sqrt{2}$ μεταξύ διαδοχικών τιμών οδηγήσης είναι σχεδόν τόσο καλές όσο κι εκείνες με συνεχή μεγέθη, εφόσον είναι διαθέσιμοι μεγάλου αντιστροφέας για την οδήγηση μεγάλων φορτίων. Ωστόσο, ακόμη και η χρήση βήματος διάκρισης 2 μεταξύ των τιμών οδηγήσης (1x, 2x, 4x, 8x) επαρκεί για ένα καλό αποτέλεσμα.

Αν και σ' αυτή την ενότητα χρησιμοποιήσαμε ένα μοντέλο γραμμικής καθυστέρησης για να κατανοήσουμε καλύτερα τη μεθόδου του Λογικού Φόρτου, είναι επίσης δύνατον να χρησιμοποιούσουμε ποιητριώνα μοντέλα, τα οποία συνοποιούγιζουν την εναλλασθία στο ρυθμό ακήρης την V_{DD} και την V_s [Patil07]. Η επιπλέον πολυπλοκότητα δεν αποτελεί πρόβλημα για τα εργαλεία αριθμητικής επίλυσης και το μοντέλο επιτρέπει τη βελτιστοποίηση των τάσεων τροφοδόσιας και κατωφλίου, καθώς και των μεγεθών. Τα μοντέλα χρονισμού εξετάζονται αναλυτικά στην ενότητα που ακολουθεί.

4.6 Μοντέλα Καθυστέρησης για Ανάλυση Χρονισμού

Για το χειρισμό ενός ολοκληρωμένου με εκατομμύρια πύλες, το μοντέλο καθυστέρησης ενός αναλυτική χρονισμού πρέπει να είναι ικανό να υπολογίσει την ανάλυση χρονισμού γρήγορα, αλλά με επαρκή ακρίβεια ώστε να εμπνέει εμπιστοσύνη. Σ' αυτή την ενότητα θα εξετάσουμε εν τάξει αρκετά μοντέλα καθυστέρησης για ανάλυση χρονισμού, τα οποία είναι πολύ ταχύτερα από τις προσωμούσεις με το SPICE και ταυτόχρονα περισσότερο ακριβή από το απλό μοντέλο γραμμικής καθυστέρησης. Τα μοντέλα για το χρονισμό (καβός και την επιφάνεια, την ιοχ και το θύροβο) που διατίθενται για κάθε πύλη μιας βιβλιοθήκης τυποποιημένων κυττάρων αποθηκεύονται σε αρχεία με επέκταση .lib. Αυτά τα μοντέλα αποτελούν μέρος του προτόπου Liberty, η τεκμηρίωση του οποίου είναι διαθέσιμη στον ιστότοπο www.opensource.liberty.org. Οι παράμετροι λογικών φορτίων για την ανάλυση μερικών κυττάρων μπορούν να βρεθούν προσαρμόζοντας με ευθεία γραμμή στα μοντέλα χρονισμού, υποθέτοντας ίσες καθυστέρησεις και χρόνους ανόδου/καθόδου για το προηγούμενο στάδιο.



4.6.1 Γραμμικό, Βασιζόμενο σε Κλίσεις Μοντέλο

Μια απλή προσέγγιση είναι να επεκτείνουμε το μοντέλο γραμμικής καθυστέρησης, προσθέτοντας έναν όρο που θα αναπαριστά την κλίση της εισόδου. Υποθέτοντας ότι η κλίση της εισόδου είναι ανάλογη της καθυστέρησης του προηγούμενου σταδίου, οι καθυστέρησεις για τις ανοδικές και καθοδικές εξόδους μπορούν να εκφραστούν ως:

$$\begin{aligned} \text{καθυστέρηση}_\text{ανόδου} &= \text{ενδογενής}_\text{χρόνος}_\text{ανόδου} + \text{αντίσταση}_\text{ανόδου} \times \text{χωριτικότητα} \\ &\quad + \text{κλίση}_\text{ανόδου} \times \text{προηγούμενη}_\text{καθυστέρηση} \\ \text{καθυστέρηση}_\text{καθόδου} &= \text{ενδογενής}_\text{χρόνος}_\text{καθόδου} + \text{αντίσταση}_\text{καθόδου} \times \text{χωριτικότητα} \\ &\quad + \text{κλίση}_\text{καθόδου} \times \text{προηγούμενη}_\text{καθυστέρηση} \end{aligned}$$

Τα γραμμικά μοντέλα καθυστέρησης δεν είναι αρκετά ακριβή για να χειριστούν την ευρεία γκάμα κλίσεων και φορτίων που συναντώνται σε κυκλώματα παραγόμενα από εργαλεία σύνθεσης και γι' αυτό έχουν, σε μεγάλο βαθμό, παροπλιστεί από τα μη-γραμμικά μοντέλα καθυστέρησης.

4.6.2 Μη-Γραμμικό Μοντέλο Καθυστέρησης

Ενα μη-γραμμικό μοντέλο καθυστέρησης αναζητά την καθυστέρηση σ' έναν πίνακα, βασιζόμενο στη χωρητικότητα φορτίου και την κλίση της εισόδου. Χρησιμοποιούνται ξεχωριστοί πίνακες για την αναζήτηση των καθυστέρησεων ανόδου/καθόδου και των κλίσεων εξόδου. Ο Πίνακας 4.7 παρουσιάζει ένα παράδειγμα μη-γραμμικού μοντέλου καθυστέρησης για την καθυστέρηση καθόδου ενός αντιτροφέα. Ο αναλογικός χρονισμός χρησιμοποιεί μεθόδους παρεμβολής (interpolation) στις περιπτώσεις όπου μια συγκεκριμένη χωρητικότητα φορτίου ή κλίση δεν περιλαμβάνεται στο σχετικό πίνακα.

ΠΙΝΑΚΑΣ 4.7 Μη-Γραμμικό Μοντέλο Καθυστέρησης Αντιτροφέα t_{par} (ps)

C_{out} (fF)	Χρόνος ανάδου (ps)				
	10	20	40	80	160
1	11.5	13.3	17.0	21.2	25.3
2	18.4	20.2	24.1	30.9	38.5
4	32.0	33.8	37.6	43.4	58.5
8	59.2	60.9	65.7	72.3	87.8

Τα μη-γραμμικά μοντέλα καθυστέρησης χρησιμοποιούνται ευρέως τη στιγμή που γράφονται αυτές οι γραμμές. Ωστόσο, δεν περιέχουν επαρκή πληροφορία για να χαρακτηρίσουν την καθυστέρηση μιας πύλης που οδηγεί ένα πολύπλοκο δίκτυο RC με την ακρίβεια που επιθυμούν ορισμένοι χρήστες. Επίσης, δεν διαθέτουν επαρκή ακρίβεια για τον πλήρη χαρακτηρισμό των συμβάντων θορύβου. Θα πρέπει να δημιουργηθεί ένα διαφορετικό μοντέλο για κάθε τάση και θερμοκρασία στην οποία μπορεί να χαρακτηριστεί το ολοκληρωμένο.

4.6.3 Μοντέλο Πηγής Ρεύματος

Οι περιορισμοί των μη-γραμμικών μοντέλων καθυστέρησης αποτέλεσαν το ένανομα για την ανάπτυξη των μοντέλων πηγής ρεύματος. Θεωρητικά, ένα μοντέλο πηγής ρεύματος θα πρέπει να εκφράζει το DC ρεύμα εξόδου ως μη-γραμμική συνάρτηση των τάσεων εισόδου και εξόδου του κοττάρου. Ένας αναλογικός χρονισμός υπολογίζει αριθμητικά το ολοκλήρωμα του ρεύματος εξόδου για να βρει την τάση ως συνάρτηση του χρόνου σ' ένα ωχαίο δίκτυο RC και να υπολογίσει την καθυστέρηση διάδοσης.

Εν αντιθέσει, το αποκαλούμενο *Composite Current Source Model* (CCSM) της Liberty αποδημεύει το ρεύμα εξόδου ως συνάρτηση του χρόνου για δεδομένο ρυθμό ανόδου της εισόδου και χωρητικότητα εξόδου. Το ανταναλογικό μοντέλο με όνομα *Effective Current Source Model* (ECSM) αποθηκεύει την τάση εξόδου ως συνάρτηση του χρόνου. Οι δύο αναπαραστάσεις είναι ισοδύναμες και μπορούν να συντεθούν σ' ένα πραγματικό μοντέλο πηγής ρεύματος [Chopra06].

4.7 Κίνδυνοι και Πλάνες

Ορισμός καθυστέρησης πύλης για πύλη χωρίς φορτίο

Κατά την περιγραφή μιας τεχνολογίας κατασκευής για σκοπούς προώθησης, είναι σύνηθες να αναφέρεται η καθυστέρηση πύλης βάσει ενός αντιτροφέα σ' έναν ταλαντωτή δακτυλίου ($2T$), ή ακόμα και βάσει της RC σταθεράς χρόνου ενός τρανζιστορ που φορτίζει τη χωρητικότητα της δίκης του πύλης ($1/3 T$). Όπως γνωρίζετε, η καθυστέρηση μιας πραγματικής πύλης που βρίσκεται στο κρίσιμο μονοπάτι θα πρέπει να είναι πλησιέστερα στα $5-6\tau$.

Εάν δεν είστε σίγουροι για τη σημασία των παρεχόμενων δεδομένων, ρωτήστε πώς ορίζεται η καθυστέρηση πύλης ή ζητήστε να σας την αναφέρουν βάσει FO4.

Αύξηση της ταχύτητας μέσω αύξησης του μεγέθους των τρανζιστορ σ' ένα μονοπάτι

Οι περισσότεροι σχεδιαστές έχουν ότι η αύξηση του μεγέθους ενός τρανζιστορ μειώνει την αντίσταση του και όμως το κάνει ταχύτερο στην οδηγίση σταθερού φορτίου. Ορισμένες φορές, οι αρχάριοι σχεδιαστές έχουν ότι η αύξηση του μεγέθους συνεπάγεται αύξηση της χωρητικότητας εισόδου και κάνει αργότερο το προηγούμενο σταδίο, κυρίως όταν αυτό ανήκει στο χρονικό προϋπολογισμό κάποιου άλλου σχεδιαστή. Οι συγγραφείς το έχουν δει να συμβαίνει και να οδηγεί στην αδύναμια σύγκλισης της ανάλυσης χρονισμού συνολικά για ένα μεγάλο μικροεπέχεργαστή, επειδή ο κάθε μηχανικός αξένει το μέγεθος των δίκων του πυλών μέχρι να καλύψει τις απαιτήσεις χρονισμού το δικό του μονοπάτι. Μόνο μετά από την εβδομαδαία ανάλυση χρονισμού στα πλήρες ολοκληρωμένο ανακάλυψαν ότι οι εισόδοι τους έφταναν πλέον αργότερα, λόγω του μεγαλύτερου φορτίου του προηγούμενου σταδίου. Η λύση έγκειται στον εμπλουτισμό των προδιαγραφών όχι μόνο με το χρόνο άριστης αλλά και με την αντίσταση του κυκλώματος οδηγήσης της προηγούμενης βαθμίδας.


Προσπόθεια αύξησης της ταχύτητας με χρήση όσο το δυνατόν λιγότερων σταδίων λογικής

Οι σχεδιαστές λογικής συχνά μετρούν «καθυστέρησης πύλης» σ' ένα μονοπάτι. Αυτή είναι μια βολική απλούστευση όταν χρησιμοποιείται σωστά. Στα χέρια ενός πάτερου μηχανικού που πιστεύει ότι κάθε πύλη συνεισφέρει με καθυστέρηση πύλης, δείχνει σαν να υποδηλώνει ότι η καθυστέρηση του μονοπατιού μπορεί να ελαχιστοποιηθεί με τη χρήση κατά το δυνατόν λιγότερων σταδίων λογικής, πράγμα το οποίο δεν ισχύει.

4.8 Σύντομη Ιστορική Αναδρομή

Στο Σχήμα 1.5, είδατε την εκθετική αύξηση που παρουσίασαν οι συχνότητες των μικροεπέχεργαστών για σχέδιον τέσσερις δέκαετίες. Αν και μεγάλο μέρος της βελτίωσης οφείλεται σε φοιτικές βελτιώσεις στην καθυστέρηση πύλης ανάλογα στο μέγεθος στοιχείου, σημαντικό μερίδιο οφείλεται στην καλύτερη μικροαρχιτεκτονική και σχεδίαση των κυκλώματων, με λιγότερες καθυστέρησης πύλης ανά κύκλο. Από τη σκοπιά ενός κυκλώματος, ο χρόνος κύκλου εκφράζεται με τον καλύτερο τρόπο σε καθυστέρησης αντιτροφέα FO4.

Το Σχήμα 4.38 παρουσιάζει την ιστορική εξέλιξη των χρόνων κύκλου των μικροεπέχεργαστών, με βάση δεδομένα της πασίσιμης ανακοίνωσης στο συνέδριο International Solid-State Circuits Conference. Οι πρώτοι επεξεργαστές λειτουργούσαν κοντά στις 100 καθυστέρησης FO4 ανά κύκλο. Η γραμμή μικροεπέχεργαστών Alpha από την Digital Equipment Corporation κατέληξε τους πάντες στις αρχές της δέκαετίας του '90, αποδεικνύοντας ότι ήταν εφικτοί χρόνοι κύκλου κάτω από 20 καθυστέρησης FO4. Αυτό οπαροδότησε την απαρχή ενός αγώνα δρόμου για συμπλότερες συχνότητες ρολογιού. Μέχρι τα τέλη της δέκαετίας του '90, οι Intel και AMD πρωτοποίησαν τους επεξεργαστές τους βασιζόμενες πρωτίστως στη συχνότητα. Οι Pentium II και III έφταναν περίπου στις 20-24 καθυστέρησης FO4 ανά κύκλο. Ο Pentium 4 έφτανε τους χρόνους κύκλου περίπου στις 10 FO4 με αντίτιμο εκτεταμένη διοχετεύση (pipeline) και τεράστια κατανάλωση τοχύδος. Οι σχεδιαστές μικροαρχιτεκτονικής προβλέπουν ότι η απόδοση θα μεγιστοποιούνται σε χρόνο κύκλου 8 καθυστέρησεων FO4 ανά κύκλο [Hrishikesh02].



ΣΧΗΜΑ 4.38 Ιστορική εξέλιξη των χρόνων κύκλου για τους μικροεπέχεργαστές. Τα δεδομένα ενέχουν ένα βαθμό αβεβαιότητας λόγω της εκτίμησης της καθυστέρησης της χαρακτηριστικής διάστασης στοιχείου.

Οι μικροί χρόνοι κύκλου επιτεύχθηκαν με αντίτιμο τεράστιους αριθμούς (20–30) σταδίων διοχετεύσης και τεράστια κατανάλωση ισχύος (σχεδόν 100 W). Όπως θα δούμε στο επόμενο κεφάλαιο, η ισχύς έγινε τόσο σημαντική όσο και οι προδιαγραφές απόδοσης. Ο αριθμός πολλών ανά κύκλο μετατοπίστηκε σ' ένα περιοστέρετο αποτελεματικό, από τη σκοπιά της ισχύος, σημείο. Ο [Srinivasan02] αναφέρει ότι οι 19–24 καθυστέρησης FO4 ανά κύκλο παρέχουν ένα καλύτερο συμβιβασμό μεταξύ απόδοσης και ισχύος.

Τα ολοκληρωμένα κυκλώματα που σχεδιάζονται ειδικά για συγκεκριμένες εφαρμογές (ASIC) λειτουργούνται κατά κανόνα σε πολύ χαμηλότερες ουγγάρητες (π.χ., 200–400 MHz σε νανομετρικές τεχνολογίες κατασκευής), έτσι ώστε να μπορούν να σχεδιάζονται πιο εύκολα. Τυπικοί χρόνοι κύκλου για ASIC είναι 40–100 καθυστέρησης FO4 ανά κύκλο [Mai05, Chinnery02], αν και σε ορισμένες περιπτώσεις με ιδιαίτερης απαρτίσης απόδοσης φτάνουν στις 25 καθυστέρησης FO4.

Σύνοψη του Κεφαλαίου

Η πρόκληση που αντιμετωπίζει ένας σχεδιαστής συστημάτων VLSI συνιστάται στο να κατασκευάσει ένα σύστημα, το οποίο θα ικανοποιεί τις απαρτίσης ταχύτητας και ταυτόχρονα θα καταναλώνει λίγη ισχύ ή επιφάνεια, θα λειτουργεί αξιόποτα και θα χρειάζεται λίγο χρόνο για να σχεδιαστεί. Η προσομοίωση κυκλωμάτων είναι ένα σημαντικό εργαλείο για τον υπολογισμό της καθυστέρησης και θα την εξετάσουμε σε βαθμό το Κεφάλαιο 5, αλλά απαιτείται υπερβολικά πολλός χρόνος για την προσομοίωση κάθε πιθανής σχεδίασης επιπλέον, είναι επιρρεπής σε αφάλματα που οφείλονται σε λανθασμένα αρχικά δεδομένα τέλος, δεν μας δίνει καθηλώσιμη πληροφόρηση δύον αφορά το γιατί ένα κύκλωμα έχει μια ορισμένη καθυστέρηση, ή πώς θα πρέπει να το αλλάξουμε για να βελτιώσουμε την καθυστέρηση. Ο σχεδιαστής πρέπει επίσης να έχει στη διάθεσή του απλά μοντέλα για να μπορεί να εκτιμά γρήγορα την απόδοση και να κατανοεί γιατί κάποια κυκλώματα είναι καλύτερα από άλλα.

Αν και τα τρανζίστορα είναι πολύτοκα στοιχεία με μη-γραμμικές σχέσεις ρεύματος-τάσης και χωρητικότητας-τάσης, για το οκοπό του υπολογισμού της καθυστέρησης στα ψηφιακά κυκλώματα, μπορούν να προσεγγίζονται αρκετά καλά ως στοιχεία που έχουν σταθερή χωρητικότητα και ενεργή αντίσταση R δύον άγονων (ON). Κατά συνέπεια, οι λογικές πόλεις ποντελοποιούνται ως δίκτυα RC. Το μοντέλο καθυστέρησης Elmore εκτιμά την καθυστέρηση του δίκτυου ως άρθροισμα κάθε χωρητικότητας επι την αντίσταση μέσω της οποίας πρέπει να φορτιστεί ή να εκφορτιστεί. Έτσι, η καθυστέρηση πόλης αποτελείται από μια παρασιτική καθυστέρηση (για την περίπτωση που η πόλη οδηγεί τη δική της εσωτερική παρασιτική χωρητικότητα) στα μια καθυστέρηση φόρτου (για την περίπτωση όπου η πόλη οδηγεί ένα εξωτερικό φόρτο). Η καθυστέρηση φόρτου εξαρτάται από τον ηλεκτρικό φόρτο (το λόγο της χωρητικότητας φορτίου προς τη χωρητικότητα εισόδου, ο οποίος αποκαλείται επίσης fanout [βαθμός/καυστήρα σύγχρησης εξόδου]) και το λογικό φόρτο (ο οποίος χαρακτηρίζει τη δυνατότητα οδήγησης ρεύματος της πόλης σε σχέση μ' έναν αντιστροφέα με ίση χωρητικότητα εισόδου). Ακόμα και σε προηγμένες τεχνολογίες κατασκευής, η καμπύλη καθυστέρησης συναρτήσει τον ηλεκτρικό φόρτου ταυτάξει αρκετά πιοτά με ευθεία γραμμή. Η μέθοδος του Λογικού Φόρτου βασίζεται σ' αυτό το μοντέλο γραμμικής καθυστέρησης και μας βοηθά να υπολογίζουμε στα γρήγορα την καθυστέρηση ολόκληρων μονοπατών βάσει του φόρτου και της παρασιτικής καθυστέρησης του μονοπατιού. Θα χρησιμοποιήσουμε τη μέθοδο του Λογικού Φόρτου σε επόμενα κεφάλαια για να εξηγήσουμε τι είναι αυτό που κάνει ένα κύκλωμα γρήγορο.

Άσκήσεις

- 4.1 Σχεδιάστε μια πόλη NOR 2 εισόδων με τα πλάτη των τρανζίστορων επλεγμένα έτσι ώστε να επιτυγχάνονται ενεργές αντιστάσεις ανόδου και καθόδου ισες με αυτές ενός μοναδιαίου αντιστροφέα. Υπολογίστε τις καθυστέρησης διάδοσης ανόδου και καθόδου μιας πόλης NOR που οδηγεί h όμοιες πόλεις NOR χρησιμοποιώντας το μοντέλο καθυστέρησης Elmore. Για τον υπολογισμό της χωρητικότητας, υποθέστε ότι κάθε πηγή ή υποδοχή έχει διάχυση πλήρους επαρήγ.
- 4.2 Σχεδιάστε ένα ραβδόγραμμα για την πόλη NOR δύο εισόδων. Επαναλάβετε την Άσκηση 4.1 με καλύτερες εκτιμήσεις για τη χωρητικότητα. Συγκεκριμένα, ένας κόμβος διάχυσης μοιράζεται μεταξύ δύο παράλληλων τρανζίστορ, συνυπολογίστε τη χωρητικότητά του μόνο μια φορά. Αν

ένας κόμβος διάχυσης βρίσκεται μεταξύ δύο εν σειρά τρανζίστορ και δεν απαιτεί επαφές, λάβετε υπόψη μόνο τη μισή χωρητικότητα λόγω της μικρότερης επιφάνειας διάχυσης.

4.3 Βρείτε τις καθυστέρησης διάδοσης ανόδου και καθόδου μιας πόλης AND-OR-INVERT χωρίς φορτίο χρησιμοποιώντας το μοντέλο καθυστέρησης Elmore. Εκτιμήστε την χωρητικότητα διάχυσης βασιζόμενοι σ' ένα ραβδόγραμμα του φυσικού σχεδίου.

4.4 Βρείτε την παρασιτική καθυστέρηση Elmore που επιδεικνύει στη χειρότητη περίπτωση μια πόλη NOR η εισόδων.

4.5 Σχεδιάστε ένα γράφημα της καθυστέρησης συναρτήσεις του ηλεκτρικού φόρτου όπως αυτό του Σχήματος 4.21 για μια πόλη NOR 2 εισόδων χρησιμοποιώντας το λογικό φόρτο και την παρασιτική καθυστέρηση που υπολογίστε στην Ενότητα 4.4.2. Συγκρίνετε την κλίση του γραφήματος σας με αυτήν της NAND δύο εισόδων, καθώς και την αντίστοιχη τομή με τον αξόνα y .


4.6 Δίνεται αντιστροφέας με τρανζίστορ τετραπλάσιου πλάτους από αυτά ενός μοναδιαίου αντιστροφέα. Εάν ένας μοναδιαίος αντιστροφέας έχει τρεις μονάδες χωρητικότητας εισόδου και παρασιτική καθυστέρηση ρ_{inv} , πουα είναι η χωρητικότητα εισόδου ενός αντιστροφέα x4; Πόσος είναι ο λογικός φόρτος; Πόση είναι η παρασιτική καθυστέρηση;

4.7 Ένα λογικό μονοπάτι 3 σταδίων είναι σχεδιασμένο έτσι ώστε ο φόρτος που καταβάλλεται από κάθε σταδίου να είναι 12, 6, και 9 μονάδες καθυστέρησης, αντίστοιχα. Μπορεί να βελτιωθεί αυτή η σχεδίαση, και γιατί; Ποιος είναι ο βέλτιστος αριθμός σταδίων γι' αυτό το μονοπάτι; Ποιες αλλαγές θα προτείνεται για την υπάρχουσα σχεδίαση;

4.8 Δίνεται μοναδιαίος αντιστροφέας με τρεις μονάδες χωρητικότητας εισόδου, ο οποίος έχει μοναδιαία οδήγηση. α) Πόση είναι η οδήγηση ενός αντιστροφέα x4; β) Πόση είναι η οδήγηση μιας πόλης NAND 2 εισόδων με τρεις μονάδες χωρητικότητας εισόδου;


4.9 Σχεδιάστε μια πόλη NAND 4 εισόδων με πλάτη τρανζίστορ επλεγμένα ώστε να επιτυγχάνονται ίσες αντιστάσεις ανόδου και καθόδου με αυτές ενός μοναδιαίου αντιστροφέα. Αποδείξτε γιατί ο λογικός φόρτος είναι 6/3.

4.10 Δίνονται οι δύο σχεδιάσεις μιας πόλης AND 2 εισόδων που παρουσιάζονται στο Σχήμα 4.39. Δώστε ένα διαισθητικό επιχείρημα για το ποια είναι ταχύτερη. Υποστηρίξτε το επιχείρημά σας μ' έναν υπολογισμό του φόρτου μονοπατιού, της καθυστέρησης και των χωρητικοτήτων εισόδου x και y ώστε να επιπεδώθει αυτή η καθυστέρηση.




ΣΧΗΜΑ 4.39 Πόλη AND 2 εισόδων.

4.11 Δίνονται τέσσερις σχεδιάσεις μιας πόλης AND 6 εισόδων, όπως παρουσιάζονται στο Σχήμα 4.78. Διατοπώστε μια έκφραση για τον υπολογισμό της καθυστέρησης του κάθε μονοπατιού εάν ο ηλεκτρικός φόρτος μονοπατιού είναι H . Ποια είναι η ταχύτερη σχεδίαση για $H = 1$; Για $H = 5$; Για $H = 20$; Εξηγήστε διαισθητικά τα συμπεράσματά σας.




ΣΧΗΜΑ 4.40 Πόλη AND 6 εισόδων.

- 4.12 Επαναλάβετε το παράδειγμα σχεδίασης αποκαθικοποιητή της Ενότητας 4.5.3 για ένα 32-λέξης αρχείο καταχωρητών με καταχωρητές των 64 bit. Βρείτε ποια είναι η ταχύτερη σχεδίαση για τον αποκαθικοποιητή και εκτιμήστε την καθυστέρηση του αποκαθικοποιητή και τα πλάτη τρανζίστορ που απαιτούνται για να επιτευχθεί αυτή η καθυστέρηση.
- 4.13 Σχεδιάστε, σε επίπεδο πυλών, ένα κύκλωμα το οποίο θα υλοποιεί την ακόλουθη συνάρτηση:
- ```
if (a == b) y = a;
else y = 0;
```
- Έστω ότι τα  $a, b$  και  $y$  είναι 16-bit διαμετροί. Υποθέστε ότι οι χωρητικότητες εισόδου και εξόδου είναι 10 μονάδες έκαστη. Ο στόχος σας είναι να κάνετε το κύκλωμα όσο το δυνατότερο. Υπολογίστε την καθυστέρηση σε καθυστερήσεις αντιστροφέα FO4, χρησιμοποιώντας το λογικό φόρτο υπό την υπόθεση ότι θα χρησιμοποιηθούν τα βελτιστά μεγέθη πυλης. Ποια μεγέθη απαιτούνται για να επιτευχθεί αυτή η καθυστέρηση;
- 4.14 Σχεδιάστε τη γραφική παράσταση της μέσης καθυστέρησης από την εισόδο  $A$  μιας πύλης NAND2 FO3, χρησιμοποιώντας τα δεδομένα του Σχήματος 4.25. Γιατί είναι μεγαλύτερη η καθυστέρηση για τη δύναμη οδήγησης XL από ό,τι για τις υπόλοιπες δυνάμεις οδήγησης;
- 4.15 Το Σχήμα 4.41 παρουσιάζει το φύλλο δεδομένων εγχειριδίου για μια πύλη NOR 2 εισόδων από τη βιβλιοθήκη τοποποιημένων κυττάρων Artisan Components για την τεχνολογία κατασκευής TSMC 180 nm. Βρείτε τη μέση παρασιτική καθυστέρηση και το μέσο λογικό φόρτο για την εισόδο  $A$  της πύλης NOR XI. Χρησιμοποιήστε την τιμή του  $\tau$  από την Ενότητα 4.45.



ΣΧΗΜΑ 4.41 Φύλλο δεδομένων για την πύλη NOR 2 εισόδων (ευγενής χορηγία της Artisan Components).

- 4.16 Βρείτε την παρασιτική καθυστέρηση και το λογικό φόρτο της εισόδου  $A$  της πύλης NOR X2 και της πύλης NOR X4, χρησιμοποιώντας το Σχήμα 4.41. Κατά ποιο ποσοστό διαφέρουν από αυτές της πύλης XI; Τι υποδηλώνει αυτό για το μοντέλο μας, το οποίο υποθέτει ότι η παρασιτική καθυστέρηση και ο λογικός φόρτος εξαρτώνται μόνο από τον τόπο της πύλης και όχι από τα μεγέθη των τρανζίστορ;
- 4.17 Πόση είναι η παρασιτική καθυστέρηση και ο λογικός φόρτος της εισόδου  $B$  της πύλης NOR XI στο Σχήμα 4.41; Πώς και γιατί διαφέρουν από αυτές της εισόδου  $A$ ;
- 4.18 Οι εκτιμήσεις παρασιτικής καθυστέρησης της Ενότητας 4.24, έγιναν υποθέτοντας διάχυση με επαρή σε κάθε τρανζίστορ στον κόμβο εξόδου και αγνωστάς την εσωτερική διάχυση. Η παρασιτική καθυστέρηση θα αυξάνονται ήθελταν εάν συνυπολογίζατε τα γεγονός ότι ορισμένα τρανζίστορ συνδέομενα παράλληλα στον κόμβο εξόδου μοιράζονται μία και μόνο επαρή διάχυση; Εάν συνυπολογίζατε την εσωτερική χωρητικότητα διάχυσης μεταξύ τρανζίστορ συνδέομενων εν σειρά; Εάν συνυπολογίζατε τη χωρητικότητα σύγων μόνο στο κεντρό;
- 4.19 Σε μια τεχνολογία κατασκευής, τα pMOS τρανζίστορ έχουν τριπλάσια ενέργη αντίσταση από τα nMOS τρανζίστορ. Στο Σχήμα 4.42 παρουσιάζει ένα μοναδιαίο αντιστροφέα με ισές καθυστερήσεις ανόδου και καθόδου σ' αυτή την τεχνολογία κατασκευής. Υπολογίστε τους λογικούς φόρτους μιας πύλης NAND 2 εισόδων και μιας πύλης NOR 2 εισόδων, εάν είναι σχεδιασμένες με ισές καθυστέρησης ανόδου και καθόδου.
- 4.20 Γενικέστε την Άσκηση 4.19 για την περίπτωση όπου οι pMOS τρανζίστορ έχουν μη-πλάσια ενέργη αντίσταση από τα nMOS τρανζίστορ. Βρείτε μια γενικευμένη έκφραση υπολογισμού του λογικού φόρτου μιας πύλης NAND κι εισόδων. Σχολιάστε τη συγκριτική ελκυστικότητα των πυλών NAND σε σχέση με τις NOR καθώς αυξάνεται το  $\mu$ .
- 4.21 Ορισμένοι σχεδιαστές ορίζουν ως «καθυστέρηση πύλης» αυτήν μιας πύλης NAND δύο εισόδων με FO3, αντίς αυτής του αντιστροφέα FO4. Χρησιμοποιώντας τη μέθοδο του Λογικού Φόρτου, εκτιμήστε την καθυστέρηση μιας πύλης NAND 2 εισόδων με FO3. Εκφράστε το αποτέλεσμά σας σε  $t$  και σε καθυστερήσεις αντιστροφέα FO4, υποθέτοντας  $p_{inv} = 1$ .
- 4.22 Επαναλάβετε την Άσκηση 4.21 για μια τεχνολογία κατασκευής με χαμηλότερο λόγο χωρητικότητας διάχυσης προς χωρητικότητα πύλης, στην οποία  $p_{inv} = 0.75$ . Κατά ποιο ποσοστό προκαλεί αυτό μεταβολή στην καθυστέρηση της πύλης NAND, μετρώμενη σε καθυστερήσεις αντιστροφέα FO4; Τι συμβαίνει εάν  $p_{inv} = 1.25$ ;
- 4.23 Ο αθροιστής Naffziger [Naffziger96] των 64 bit έχει καθυστέρηση 930 ps σε μια γρήγορη τεχνολογία κατασκευής 0.5 μμ της Hewlett-Packard, με καθυστέρηση αντιστροφέα FO4 ίση περίπου με 140 ps. Υπολογίστε την καθυστέρηση του σε μια τεχνολογία κατασκευής 70 nm με καθυστέρηση αντιστροφέα FO4 ίση με 20 ps.
- 4.24 Ενας ενισχυτής εξόδου περιέχει μια αλυσίδα διαδοχικά μεγαλύτερων αντιστροφέων ώστε να οδηγεί τη (σχετικά) περαστική χωρητικότητα εκτός του ολοκληρωμένου κυκλώματος. Εάν ο πρώτος αντιστροφέας της αλυσίδας έχει χωρητικότητα εισόδου 20 fF και το φορτίο εκτός ολοκληρωμένου είναι 10 pF, πόσοι αντιστροφές πρέπει να χρησιμοποιηθούν για να οδηγηθεί το φορτίο με την ελάχιστη καθυστέρηση; Υπολογίστε την καθυστέρηση, εκφρασμένη σε καθυστερήσεις αντιστροφέα.
- 4.25 Ο απομονωτής ρολογιού του Σχήματος 4.43 μπορεί να παρουσιάζει μεγάστη χωρητικότητα εισόδου 100 fF. Τοσο η αληθής όσο και η συμπληρωματική έξοδος πρέπει να οδηγούν φορτία των 300 fF. Υπολογίστε τη χωρητικότητα εισόδου του κάτιε αντιστροφέα ώστε να ελαχιστοποιείται η καθυστέρηση «χειριστής περίπτωσης» από την εισόδο προς οποιαδήποτε έξοδο. Πότε είναι η καθυστέρηση σε  $t$ ; Υποθέτε ότι ο αντιστροφέας έχει παρασιτική καθυστέρηση 1.
- 4.26 Ο απομονωτής ρολογιού της Άσκησης 4.25 είναι ένα παράδειγμα «διχάλα 1-2» (1-2 fork). Γενικά, εάν μια διχάλα 1-2 έχει μεγάστη χωρητικότητα εισόδου  $C_1$  και το καθένα από τα δύο σκέλη της οδηγεί ένα φορτίο  $C_2$ , πότε θα πρέπει να είναι η χωρητικότητα του κάθε αντιστροφέα και πόσο γρήγορα θα λειτουργεί το κύκλωμα; Εκφράστε την απάντησή σας σαν συνάρτηση του  $p_{inv}$ .



ΣΧΗΜΑ 4.43 Απομονωτής ρολογιού.

ΣΧΗΜΑ 4.42  
Μοναδιαίος αντιστροφέας.