

- 10.23 Ένας συγχρονιστής χρησιμοποιεί ένα flip-flop με $\tau_s=54$ ps και $T_0=21$ ps. Εάν υποθέσουμε ότι η είσοδος εναλλάσσεται με συχνότητα 10 MHz και ο χρόνος αποκατάστασης είναι αμελητέος, ποια είναι η ελάχιστη περίοδος ρολογιού για την οποία ο μέσος χρόνος μεταξύ αστοχιών υπερβαίνει τα 100 χρόνια;
- 10.24 Προσομοιώστε το συγχρονιστή του Σχήματος 10.45 και σχεδιάστε ένα γράφημα ανάλογο με αυτό του Σχήματος 10.43. Από το γράφημα, βρείτε τα Δ_{DO} , h , τ και T_0 .
- 10.25 Η εταιρεία Inferior Circuits Inc θέλει να σας πουλήσει τον ΤΕΛΕΙΟ συγχρονιστή, ο οποίος, κατά τα λεγόμενά της, δεν παράγει ποτέ μετασταθερή έξοδο. Ο συγχρονιστής αποτελείται από ένα κανονικό flip-flop το οποίο ακολουθείται από ένα συγκριτή μεγάλου κέρδους που παράγει υψηλή έξοδο για εισόδους πάνω από $V_{DD}/4$ και χαμηλή έξοδο για εισόδους κάτω από αυτό το σημείο. Ο αντιπρόεδρος του τμήματος μάρκετινγκ ισχυρίζεται ότι ακόμα κι αν το flip-flop εισέλθει σε κατάσταση μετασταθερότητας, η έξοδός του θα παραμένει κοντά στο $V_{DD}/2$, οπότε ο συγχρονιστής θα παράγει "καλή" υψηλή έξοδο μετά από το συγκριτή. Γιατί δεν θα αγοράζετε αυτό το συγχρονιστή;

Υποσυστήματα Χειριστών Δεδομένων

11

11.1 Εισαγωγή

Γενικά, οι λειτουργικές μονάδες των ολοκληρωμένων μπορούν να ταξινομηθούν στις ακόλουθες κατηγορίες:

- ◎ Χειριστές δεδομένων
- ◎ Στοιχεία μνήμης
- ◎ Δομές ελέγχου
- ◎ Κύτταρα ειδικού σκοπού
 - Εισόδου/Εξόδου
 - Διανομής ισχύος
 - Δημιουργίας και διανομής ρολογιού
 - Αναλογικά και RF

Η διαδικασία σχεδίασης συστημάτων CMOS συνιστάται στο διαχωρισμό του σχεδιαζόμενου συστήματος σε υποσυστήματα των παραπάνω κατηγοριών. Υπάρχουν πολλά εναλλακτικά σχήματα τα οποία επιτρέπουν στους σχεδιαστές να κάνουν τους επιθυμητούς ή αναγκαίους συμβιβασμούς μεταξύ ταχύτητας, πυκνότητας, δυνατότητας προγραμματισμού, ευκολίας σχεδίασης και διάφορων άλλων παραμέτρων. Το παρόν κεφάλαιο εξετάζει διάφορες επιλογές σχεδίασης για τους ευρύτερα χρησιμοποιούμενους τελεστές χειριστών δεδομένων. Το επόμενο κεφάλαιο πραγματεύεται τις διατάξεις (arrays), δίνοντας ιδιαίτερη έμφαση σ' αυτές που χρησιμοποιούνται για κυκλώματα μνήμης. Οι δομές ελέγχου καθικοποιούνται συνήθως με τη χρήση κάποιας γλώσσας περιγραφής hardware και κατόπιν ακολουθεί η σύνθεσή τους. Στο Κεφάλαιο 13 θα εξετάσουμε ορισμένα υποσυστήματα ειδικού σκοπού.


Όπως αναφέραμε στο Κεφάλαιο 1, οι χειριστές δεδομένων αφελούνται από τις αρχές της ιεραρχίας, της κανονικότητας, της τμηματοποίησης και της τοποκότητας, οι οποίες διέπουν τη δομημένη σχεδίαση συστημάτων. Μπορούν να χρησιμοποιούν N πανομοιότυπα κυκλώματα για την επεξεργασία δεδομένων των N bit. Οι σχετιζόμενοι χειριστές δεδομένων τοποθετούνται σε φυσικά γειτονικές θέσεις, έτσι ώστε να μειώνεται το μήκος των αγωγών διασύνδεσης και η καθυστέρηση. Γενικά, τα δεδομένα διευθετούνται ώστε να ρέουν μόνο προς μία κατεύθυνση, ενώ τα σήματα ελέγχου διευθετούνται ώστε να ρέουν σε κατεύθυνση ορθογώνια προς τη ροή δεδομένων.

Στους κοινούς τελεστές χειριστών δεδομένων που θα εξετάσουμε σ' αυτό το κεφάλαιο περιλαμβάνονται οι αθροιστές, οι ανιχνευτές 0/1, οι συγκριτές, οι μετρητές, οι μονάδες Boolean λογικής, οι μονάδες κάθικα διόρθωσης σφαλμάτων, οι ολισθητές και οι πολλαπλασιαστές.

11.2 Πρόσθεση/Αφαίρεση

«Σχεδιάστηκε πλειάδα μηχανισμών και δημιουργήθηκαν σχεδόν ατελείωτα σχεδιαγράμματα, με στόχο την εξοικονόμηση χρόνου και την απλοποίηση των μηχανισμούς κρατουμένουν».

-Charles Babbage, για την Difference Engine No.1, 1864 [Morrison61]





ΣΧΗΜΑ 11.4 Πλήρης αθροιστής κύματος (διάδοσης) κρατουμένου.

μένο αθροιστή, στον οποίο έχουν χρησιμοποιηθεί τρανζίστορ με διαστάσεις βελτιστοποιημένες ώστε να ευνοούν το κρίσιμο μονοπάτι χρησιμοποιώντας τις ακόλουθες τεχνικές:

- ◎ Τροφοδότηση του σήματος κρατουμένου εισόδου (C) στις εσωτερικές εισόδους, οπότε η εσωτερική χωρητικότητα είναι ήδη εκφορτισμένη.
- ◎ Χρήση του ελάχιστου μεγέθους (1 μονάδα, ή $4L$) για όλα τα τρανζίστορ του λογικού κυκλώματος του αθροίσματος, των οποίων τα σήματα πύλης συνδέονται με το κρατούμένου εισόδου και τη λογική του κρατούμένου. Αυτό ελαχιστοποιεί το φόρτο διακλάδωσης στο κρίσιμο μονοπάτι. Η δρομολόγηση αυτού του σήματος πρέπει να έχει κατά το δυνατόν μικρότερο μήκος, για τη μείωση της χωρητικότητας διασύνδεσης.
- ◎ Καθορισμός του πλάτους των εν σειρά τρανζίστορ με τη μέθοδο του Λογικού Φόρτου και χρήση προσσομοίωσης. Κατασκευή μιας ασύμμετρης πύλης που μειώνει το λογικό φόρτο για τη μετάβαση από το C στο C_{out} εις βάρος του φόρτου μετάβασης στο S .


- ◎ Χρήση σχετικά μεγάλων τρανζίστορ στο κρίσιμο μονοπάτι, έτοι ώστε η παρασιτική χωρητικότητα των συγγάν τον αποτελεί μικρό μέρος της συνολικής χωρητικότητας.
- ◎ Αφαίρεση των αντιστροφέων εξόδου και εναλλαγή θετικής και αρνητικής λογικής για τη μείωση της καθυστέρησης και του πλήθους των τρανζίστορ σε 24 (δείτε την Ενότητα 11.2.2.1).

Το Σχήμα 11.5 παρουσιάζει δύο φυσικά σχέδια αθροιστή. Η επιλογή του λόγου διαστάσεων εξαρτάται από την εφαρμογή. Σε μια μεθοδολογία σχεδίασης με τυποποιημένα κύτταρα, η σχεδίαση του Σχήματος 11.5(a) μπορεί να είναι κατάλληλη όταν χρησιμοποιείται μόνο μία σειρά από nMOS και pMOS τρανζίστορ. Η δρομολόγηση των εισόδων A , B και C παρουσιάζεται μέσα στο κύτταρο, παρότι θα μπορούσε να γίνει εκτός του κυττάρου, επειδή θα πρέπει ούτως ή άλλως να ανατεθούν εξωτερικές γραμμές δρομολόγησης σ' αυτά τα σήματα. Το Σχήμα 11.5(b) παρουσιάζει μια σχεδίαση η οποία θα ήταν κατάλληλη για έναν υψηλής πικνότητας χειριστή δεδομένων (εφόσον μπορεί να χρησιμοποιηθεί οριζόντιο πολυπορίτιο). Εδώ τα τρανζίστορ εναλλάσσουν θέσεις κυκλικά και όλη η διασύνδεση γίνεται σε πολυπορίτιο και μέταλλο1. Αυτό επιτρέπει στις γραμμές διαύλου μετάλλου2 να διατρέχουν το κύτταρο οριζόντιως, χωρίς όμως να έρχονται σε επαφή μ' αυτό. Επιπλέον, το πλάτος των τρανζίστορ μπορεί να αυξηθεί χωρίς αυτό να επηρεάσει το «ύψος ανά bit» του χειριστή δεδομένων. Σ' αυτή την περίπτωση, τα πλάτη επιλέγονται έτοι ώστε να μειώνουν την καθυστέρηση από το C_{in} έως το C_{out} στο κρίσιμο μονοπάτι ενός αθροιστή κύματος [διάδοσης] κρατουμένου.



ΣΧΗΜΑ 11.5 Φυσικά σχέδια για πλήρεις αθροιστές

Μια διαφορετική σχεδίαση πλήρη αθροιστή χρησιμοποιεί πύλες μετάδοσης για το σχηματισμό των πολυπλεκτών και των πυλών XOR. Το Σχήμα 11.6(a) παρουσιάζει τη σχεδίαση σε επίπεδο τρανζίστορ, η οποία χρησιμοποιεί 24 τρανζίστορ και προβλέπει απομονωμένες εξόδους σωστής πολικότητας και ίσης καθυστέρησης. Η σχεδίαση αυτή θα γίνει καλύτερα κατανοητή εάν αναλύσουμε τις δομές των πυλών μετάδοσης σε ισοδύναμους πολυπλέκτες και μια δομή XOR «ελεγχόμενου αντιστροφέα» (δείτε την Ενότητα 11.7.4), όπως απεικονίζεται στο Σχήμα 11.6(b). Σημειώστε ότι ο πολυπλέκτης που επιλέγει το S είναι διαμορφωμένος ώστε να υπολογίζει το $P \oplus C$, όπως δίνεται από την Εξ. (11.2).



ΣΧΗΜΑ 11.6 Σχεδίαση πλήρους αθροιστή με πύλες μετάδοσης.

Το Σχήμα 11.7 παρουσιάζει μια διαφορετική προσέγγιση, η οποία χρησιμοποιεί λογική συμπληρωματικών τρανζίστορ περάσματος (complementary pass-transistor logic, CPL). Σε σύγκριση μ' έναν ανεπαρκώς βελτιστοποιημένο στατικό CMOS πλήρη αθροιστή των 40 τρανζίστορ, ο [Yano90] θεωρεί ότι ο CPL αθροιστής είναι δύο φορές ταχύτερος, καταναλώνει 30% λιγότερη ισχύ και είναι ελαφρώς μικρότερος σε μέγεθος. Από την άλλη, σε σύγκριση με μια προσεκτική υλοποίηση του «κατοπτρικού» αθροιστή, ο [Zimmermann97] θεωρεί την καθυστέρηση του CPL ελαφρώς καλύτερη, την κατανάλωση ισχύος συγκριτική και την επιφάνεια πολύ μεγαλύτερη.


Οι δυναμικοί πλήρεις αθροιστές χρησιμοποιούνται ευρέως σε πολλαπλασιαστές υψηλής ταχύτητας όταν η κατανάλωση ισχύος δεν αποτελεί πρόβλημα. Επειδή η λογική του αθροισμάτος απαιτεί τόσο τις κανονικές εισόδους όσο και τις συμπληρωματικές τους, θα πρέπει να υλοποιηθεί με λογική διαδοχικής επίδρασης, διπλής γραμμής (dual-rail domino). Το Σχήμα 11.8 παρουσιάζει έναν τέτοιο αθροιστή, ο οποίος χρησιμοποιεί XOR/XNOR πύλες domino διπλής γραμμής χωρίς πόδι και πύλες πλειοψηφίας/μειοψηφίας (majority/minority) [Heikes94]. Οι καθυστέρησις των δύο εξόδων είναι επαρκώς εξισορροπημένες μεταξύ τους, γεγονός ιδιαίτερα σημαντικό για πολλαπλασιαστές όπου και τα δύο μονοπάτια είναι κριτικά. Ο αθροιστής αυτός χρησιμοποιεί κοινόχρηστα τρανζίστορ στην πύλη αθροισμάτος με στόχο τη μείωση του αριθμού τους, και εκμεταλλεύεται την ιδιότητα της συμμετρίας ώστε να παρέχει πανομοιότυπες φυσικές διατάξεις για τις δύο πύλες κρατουμένου.

Τυπικά, οι στατικοί CMOS πλήρεις αθροιστές έχουν καθυστέρηση της τάξης των 2-3 αντιστροφέων FO4, ενώ οι αθροιστές domino έχουν καθυστέρηση της τάξης των 1.5 αντιστροφέων FO4 περίπου.


11.2.2 Πρόσθεση με Διάδοση Κρατουμένου

Οι αθροιστές των N bit λαμβάνουν ως εισόδους τα $\{A_N, \dots, A_1\}, \{B_N, \dots, B_1\}$ και το κρατούμενο εισόδου, C_{in} , και υπολογίζουν το αθροισμά $\{S_N, \dots, S_1\}$ και το κρατούμενο εξόδου του περισσότερο σημαντικό bit, C_{out} , όπως παρουσιάζεται στο Σχήμα 11.9.

¹ Ορισμένοι προσωμοιωτές επιπέδου διακοπών, όπως ο IRSIM, αντιμετωπίζουν δυσκολίες μ' αυτήν τη δομή XOR και μπορεί να μην την προσωμοιώνουν σωστά.




ΣΧΗΜΑ 11.7 Σχεδίαση πλήρους αθροιστή με λογική CPL.



ΣΧΗΜΑ 11.8 Πλήρης αθροιστής υλοποιημένος με λογική domino διπλής γραμμής.

(Κανονικά, σ' αυτό το βιβλίο το λιγότερο σημαντικό bit συμβολίζεται ως A_0 και όχι ως A_1 . Ωστόσο, ειδικά για τους αθροιστές, ο συμβολισμός που θα χρησιμοποιήσουμε στις ακόλουθες σελίδες δείχνει πιο «κομψός» εάν η στήλη 0 δεσμεύεται για το χειρισμό του κρατουμένου). Αυτά τα κυκλώματα αποκαλούνται αθροιστές διάδοσης κρατουμένου (carry-propagate adders, CPA), επειδή το κρατούμενο εισόδου κάθε βαθμίδας μπορεί να επηρέασει το κρατούμενο εισόδου όλων των επόμενων βαθμίδων. Για παράδειγμα, το Σχήμα 11.10 παρουσιάζει την πρόσθεση $1111_2 + 0000_2 + 0/1$, στην οποία τα bit του αθροισμάτος και του κρατουμένου επηρεάζονται από την τιμή του C_{in} . Η απλούστερη σχεδίαση είναι ο αθροιστής κύματος [διάδοσης] κρατουμένου (carry-ripple adder), στον οποίο το κρατούμενο εξόδου μιας βαθμίδας συνδέται απλώς με το κρατούμενο εισόδου της επόμενης βαθμίδας. Οι ταχύτεροι αθροιστές διαθέτουν μηχανισμό για την πρόβλεψη του κρατουμένου εξόδου μιας ομάδας πολλαπλών βαθμίδων. Αυτό γίνεται συνήθως με τον υπολογισμό των σημάτων PG ομάδας, τα οποία υποδεικνύουν



ΣΧΗΜΑ 11.9 Αθροιστής διάδοσης κρατουμένου.

Η Εξ. (11.4) ορίζει λογική PG ομάδας 2ης τάξης, επειδή συνδυάζει ζεύγη μικρότερων ομάδων. Είναι επίσης δυνατό να οριστεί λογική ομάδας υψηλότερης τάξης, με στόχο τη χρησιμοποίηση λιγότερων σταδίων με πολυπλοκότερες πύλες [Beaumont-Smith99], όπως υποδεικνύει η Εξ. (11.8) και το Σχήμα 11.16(γ). Για παράδειγμα, στη λογική ομάδας 4ης τάξης, μια ομάδα διαδίδει το κρατούμενο εάν διαδίδουν κρατούμενο και τα τέσσερα τμήματα. Μια ομάδα γεννά ένα κρατούμενο εάν το ανώτερο (υψηλότερης σημασίας) τμήμα γεννά κρατούμενο, ή εάν το δεύτερο τμήμα γεννά και το υψηλότερης σημασίας διαδίδουν κρατούμενο, ή εάν το χαμηλότερης σημασίας τμήμα γεννά και τα τρία υψηλότερης σημασίας διαδίδουν κρατούμενο.

$$\left. \begin{aligned} G_{i:j} &= G_{i:k} + P_{i:k} \cdot G_{k-1:j} + P_{i:k} \cdot P_{k-1:l} \cdot G_{l-1:m} + P_{i:k} \cdot P_{k-1:l} \cdot P_{l-1:m} \cdot G_{m-1:j} \\ &= G_{i:k} + P_{i:k} \left(G_{k-1:l} + P_{k-1:l} \left(G_{l-1:m} + P_{l-1:m} G_{m-1:j} \right) \right) \\ P_{i:j} &= P_{i:k} \cdot P_{k-1:l} \cdot P_{l-1:m} \cdot P_{m-1:j} \end{aligned} \right\} (i \geq k > l > m > j) \quad (11.8)$$

Η μέθοδος του Λογικού Φόρτου υποδεικνύει ότι ο βέλτιστος φόρτος σταδίου είναι περίπου 4. Συνεπώς, δεν είναι κατ' ανάγκην καλύτερη η κατασκευή λιγότερων σταδίων με πύλες μεγαλύτερης τάξης. Θα πρέπει να εκτελούνται κατάλληλες προσδομοιώσεις και υπολογισμοί, για τη οστητή σύγκριση και επλογή μεταξύ των εναλλακτικών λύσεων για μια δεδομένη τεχνολογία και οικογένεια κυκλωμάτων.

11.2.2.3 PG πρόσθεση με κύμα (διάδοσης) κρατουμένου Το κρίσιμο μονοπάτι του αθροιστή κύματος κρατουμένου (CRA) διέρχεται από το κρατούμενο εισόδου ώστε το κρατούμενο εξόδου, κατά μήκος των πυλών πλειοψηφίας της αλυσίδας κρατουμένου. Δεδομένου ότι τα σήματα P και G θα έχουν ήδη σταθεροποιηθεί ώστε τη στιγμή άφιξης του κρατουμένου, μπορούμε να τα χρησιμοποιήσουμε για να μετατρέψουμε τη συνάρτηση πλειοψηφίας σε μια πύλη AND-OR³, για απλοποίηση της σχεδίασης:

$$\begin{aligned} C_i &= A_i B_i + (A_i + B_i) C_{i-1} \\ &= A_i B_i + (A_i \oplus B_i) C_{i-1} \\ &= G_i + P_i C_{i-1} \end{aligned} \quad (11.9)$$


Εφόσον $C_i = G_{i:0}$, η πρόσθεση με κύμα (διάδοσης) κρατουμένου μπορεί να θεωρηθεί ακραία περίπτωση μιας λογικής PG ομάδας, στην οποία μια ομάδα των 1 bit συνδυάζεται με μια ομάδα των i bit για το οχηματισμό μιας ομάδας των $(i+1)$ bit:

$$G_{i:0} = G_i + P_i \cdot G_{i-1:0} \quad (11.10)$$


Σ' αυτή την ακραία περίπτωση, τα σήματα διάδοσης κρατουμένου ομάδας δεν χρησιμοποιούνται ποτέ και δεν είναι ανάγκη να υπολογιστούν. Το Σχήμα 11.14 παρουσιάζει έναν αθροιστή διάδοσης κρατουμένου των 4 bit. Εδώ, το κρίσιμο μονοπάτι κρατουμένου διασχίζει μια αλυσίδα πυλών AND-OR και όχι μια αλυσίδα πυλών πλειοψηφίας. Το Σχήμα 11.15 παρουσιάζει τη λογική PG ομάδας για ένα αθροιστή κύματος κρατουμένου των 16 bit, όπου οι πύλες AND-OR στο δίκτυο PG επισημαίνονται με γκρι κύτταρα.

Ανάλογα διαγράμματα θα χρησιμοποιηθούν για τη σύγκριση διαφόρων αρχιτεκτονικών αθροιστών σε επόμενες ενότητες. Αυτά τα διαγράμματα χρησιμοποιούν κύτταρα μαύρους και γκρι χρώματος και λευκούς απομονωτές, όπως ορίζονται στο Σχήμα 11.16(a), για κύτταρα 2ης τάξης. Τα μαύρα κύτταρα εμπεριέχουν τη λογική γέννησης και διάδοσης κρατουμένου ομάδας (μία πύλη AND-OR και μια πύλη AND), όπως ορίζονται στην Εξ. (11.4). Τα γκρι κύτταρα, τα οποία περιέχουν μόνο τη λογική γέννησης κρατουμένου ομάδας, χρησιμοποιούνται στη θέση του τελευταίου κυττάρου σε κάθε στήλη, επειδή απαιτείται μόνο το σήμα γέννησης κρατουμένου ομάδας για τον υπολογισμό των αθροισμάτων. Για την ελαχιστοποίηση του φόρτου στο κρίσιμο μονοπάτι, μπορούν να χρησιμοποιηθούν απομονωτές. Κάθε γραμμή αναπαριστά μια


³ Οποτεδήποτε περιγράφεται μια δομή θετικής λογικής, όπως η AND-OR, είναι επίσης δυνατό να χρησιμοποιηθεί μια πύλη AOI και βαθμίδες εναλλασσόμενης πολικότητας, όπως στο Σχήμα 11.11(β), για εξικονόμηση επιφάνειας και καθυστέρησης.



ΣΧΗΜΑ 11.14 4-bit αθροιστής κύματος κρατουμένου που χρησιμοποιεί PG λογική.



ΣΧΗΜΑ 11.15 Δίκτυο PG ομάδας ενός αθροιστή κύματος κρατουμένου.



ΣΧΗΜΑ 11.16 Κύτταρα PG ομάδας.

δέσμη σημάτων γέννησης και διάδοσης κρατουμένου ομάδας (τα σήματα διάδοσης παραλείπονται μετά από τα γκρι κύτταρα). Οι πύλες XOR για την bitwise (επιπέδου bit) λογική PG και το άθροισμα έχουν αφαιρεθεί από το πρώτο και τελευταίο πλαίσιο και υποτίθεται ότι μια πύλη AND-OR λειτουργεί παράλληλα με τις πύλες XOR άθροισματος για τον υπολογισμό του κρατουμένου εξόδου:

$$C_{out} = G_{N:0} = G_N + P_N G_{N-1:0} \quad (11.11)$$

Τα κύτταρα διευθετούνται κατακόρυφα, σύμφωνα με τη χρονική στιγμή κατά την οποία λειτουργούν [Guyot97]. Από το Σχήμα 11.15, είναι εμφανές ότι η καθυστέρηση κρίσιμου μονοπατιού του άθροιστή διάδοσης κρατουμένου είναι

$$t_{ripple} = t_{pg} + (N-1)t_{AO} + t_{xor} \quad (11.12)$$

όπου t_{pg} είναι η καθυστέρηση των 1-bit πυλών διάδοσης/γέννησης, t_{AO} η καθυστέρηση της πύλης AND-OR στο γκρι κύτταρο και t_{xor} η καθυστέρηση της τελευταίας πύλης XOR του άθροισματος. Μια τέτοια εκτίμηση της καθυστέρησης είναι μόνο ποιοτική, επειδή δεν συνυπολογίζει την οδηγητική ικανότητα εξόδου (fanout) ή τις διαστάσεις.


Συνχνά, η χρήση πυλών χωρίς αντιστροφή οδηγεί σε περισσότερα στάδια λογικής απ' όσα χρειάζονται. Το Σχήμα 11.16(β) παρουσιάζει την εναλλάξ χρήση δύο τύπων σταδίων με αντιστροφή σε εναλλασσόμενες σειρές

του δικτύου PG ομάδας, για την εξάλειψη των εξωτερικών αντιστροφέων. Για καλύτερη απόδοση, το $G_{k-1:j}$ θα πρέπει να οδηγεί το εσωτερικό τρανζίστορ του σωρού των εν σειρά τρανζίστορ. Είναι, επίσης, δυνατή η μείωση του πλήθους των σταδίων με τη χρήση κυττάρων μεγαλύτερης τάξης, όπως υποδεικνύει το Σχήμα 11.16(γ) για ένα μαύρο κύτταρο 4ης τάξης.

11.2.2.4 Αθροιστής Manchester αλυσίδας κρατουμένου Αυτή η ενότητα περιλαμβάνεται στην όλη πον είναι διαθέσιμη online, μέσω των συνδέσμων «Web Enhanced», στον ιστότοπο www.cmosvlsi.com.



11.2.2.5 Αθροιστής παράκαμψης κρατουμένου Το κρίσιμο μονοπάτι των αθροιστών διάδοσης κρατουμένου που εξετάσαμε έως τώρα περιλαμβάνει μια πύλη ή ένα τρανζίστορ για κάθε βαθμίδα (bit) του αθροιστή, πράγμα το οποίο μπορεί να είναι αργό, κυρίως σε μεγάλους αθροιστές. Ο αθροιστής παράκαμψης κρατουμένου (carry-skip, carry-bypass), ο οποίος προτάθηκε αρχικά από τον Charles Babbage τον 19^ο αιώνα και χρησιμοποιήθηκε για πολλά χρόνια σε μηχανικά συστήματα υπολογισμών, συντομεύει το κρίσιμο μονοπάτι με την εξής τεχνική: υπολογίζονται τα σήματα διάδοσης κρατουμένου ομάδας για κάθε αλυσίδα κρατουμένου και χρησιμοποιούνται για την παράκαμψη των μεγάλων μήκους διαδρομών διάδοσης κρατουμένου [Morgan59, Lehman61]. Το Σχήμα 11.17 παρουσιάζει έναν αθροιστή παράκαμψης κρατουμένου κατασκευασμένο με τέσσερις ομάδες. Οι μονάδες που αντιπροσωπεύουν τα ορθογώνια εκτελούν τους λογικούς υπολογισμούς που απαιτούνται για τα σήματα διάδοσης και γέννησης κρατουμένου (όμοια με το κύκλωμα του Σχήματος 11.15), ενώ περιλαμβάνεται επίσης μια πύλη AND 4 εισόδων για το σήμα διάδοσης κρατουμένου της ομάδας 4 bit. Ο πολυπλέκτης παράκαμψης επιλέγει το κρατούμενο εισόδου της ομάδας εάν το σήμα διάδοσης κρατουμένου της ομάδας αυτής έχει τιμή true· διαφορετικά, επιλέγει το κρατούμενο εξόδου του αθροιστή διάδοσης κρατουμένου.




ΣΧΗΜΑ 11.17 Αθροιστής παράκαμψης κρατουμένου.

Στον αθροιστή του Σχήματος 11.17, το κρίσιμο μονοπάτι ξεκινά με τη γέννηση ενός κρατουμένου από την 1η βαθμίδα (bit), το οποίο και διαδίδει διαφέσου του υπόλοιπου αθροιστή. Το κρατούμενο πρέπει να περάσει από τα τρία επόμενα bit, αλλά στη συνέχεια μπορεί να παρακάμψει τα δύο επόμενα μπλοκ των 4 bit (συνολικά οκτώ bit). Τέλος, θα πρέπει να περάσει από το τελευταίο μπλοκ 4 bit, για τη δημιουργία των αθροισμάτων. Αυτό απεικονίζεται στο Σχήμα 11.18. Οι αλυσίδες διάδοσης των 4 bit στην επάνω πλευρά του διαγράμματος καθορίζουν εάν κάθε ομάδα γεννά ένα κρατούμενο. Η αλυσίδα παράκαμψης κρατουμένου στο μέσον του διαγράμματος παρακάμπτει τα 4-bit μπλοκ. Τέλος, οι 4-bit αλυσίδες διάδοσης που επισημαίνονται με τις πύλες γραμμές αναπαριστούν τους ίδιους αθροιστές, οι οποίοι μπορούν να παράγουν ένα κρατούμενο εξόδου όταν ένα κρατούμενο εισόδου στέλνεται μέσω παράκαμψης σ' αυτούς. Σημειώστε ότι η τελευταία πύλη AND-OR και η στήλη 16 δεν είναι απολύτως αναγκαία, επειδή το C_{out} μπορεί να υπολογίζεται παράλληλα με τις πύλες XOR του αθροισμάτος, χρησιμοποιώντας την Εξ. (11.11).

Στον αθροιστή των Σχημάτων 11.17 & 11.18, το κρίσιμο μονοπάτι χρησιμοποιεί την αρχική λογική PG που παράγει ένα κρατούμενο από τη βαθμίδα (bit) 1, τρεις πύλες AND-OR που το διαδίδουν έως το bit 4, τρεις πολυπλέκτες που το περνούν, με παράκαμψη, στο C_{12} , τρεις πύλες AND-OR που το διαδίδουν έως το bit 15 και μια τελευταία πύλη XOR για την παραγωγή του S_{16} . Επειδή ο πολυπλέκτης αντιπροσωπεύει μια συνάρτηση AND22-OR, είναι ελαφρώς αργότερος απ' ότι η συνάρτηση AND-OR. Γενικά, ένας αθροιστής των N bit που χρησιμοποιεί k ομάδες των n bit ($N = n \times k$) έχει καθυστέρηση


$$t_{skip} = t_{pg} + 2(n-1)t_{AO} + (k-1)t_{mux} + t_{xor} \quad (11.13)$$



ΣΧΗΜΑ 11.18 Δίκτυο PG ομάδων του αθροιστή παράκαμψης κρατουμένου.


Αυτό το κρίσιμο μονοπάτι εξαρτάται από το μήκος της πρώτης και της τελευταίας ομάδας αλλά και από των αριθμό των ομάδων. Στις βαθμίδες του δικτύου που αντιπροσωπεύουν τα πιο σημαντικά bit, τα αποτέλεσματα της διάδοσης κρατουμένου είναι διαθέσιμα αρκετά νωρίς. Συνεπώς, το κρίσιμο μονοπάτι μπορεί να συμκρυψθεί με τη χρήση μικρότερων ομάδων στην αρχή και στο τέλος και μεγαλύτερων ομάδων στο μέσον του αθροιστή. Το Σχήμα 11.19 απεικονίζει ένα τέτοιο δίκτυο PG, το οποίο χρησιμοποιεί ομάδες μήκους [2, 3, 4, 4, 3], σε αντίθεση μ' ένα δίκτυο με ομάδες μήκους [4, 4, 4, 4] το οποίο αποθηκεύει δύο επίπεδα λογικής σ' έναν αθροιστή των 16 bit.

Το κόστος του hardware για έναν αθροιστή παράκαμψης κρατουμένου είναι ίδιο μ' αυτό ενός απλού αθροιστή διάδοσης κρατουμένου συν k πολυπλέκτες και k πύλες AND των n εισόδων. Αποτελεί ελκυστική επιλογή σε περιπτώσεις όπου οι αθροιστές κύματος κρατουμένου είναι πολύ αργοί, αλλά το κόστος του hardware πρέπει να παραμείνει χαμηλό. Για αθροιστές μεγάλου μήκους, μπορεί να χρησιμοποιηθεί μια προσέγγιση πολυεπίπεδης παράκαμψης, η οποία θα παρέχει δυνατότητα «παράκαμψης των παρακάμψεων». Πολλές ερευνητικές προσπάθειες έχουν αναλωθεί για την εύρεση του καλύτερου δυνατού μεγέθους ομάδας και πλήθους βαθμίδων [Majerski67, Oklobdzija85, Guyot87, Chan90, Kantabutra91], αν και σήμερα πλέον χρησιμοποιούνται αθροιστές παράλληλου προβλέματος αντί των αθροιστών μεγάλου μήκους.



ΣΧΗΜΑ 11.19 Δίκτυο PG ομάδων μεταβλητού μεγέθους του αθροιστή παράκαμψης κρατουμένου.

Στα κυκλώματα των Σχημάτων 11.17 και 11.18, θα ήταν δελεαστικό να αντικαταστήσει κανείς κάθε πολυπλέκτη παράκαμψης με μια πύλη AND-OR που θα συνδυάζει το κρατούμενο εξόδου των αθροιστή των n bit, ή το κρατούμενο εισόδου των ομάδων, με το σήμα διάδοσης των ομάδων. Αυτό δουλεύει όντως για τους domino αθροιστές παράκαμψης κρατουμένου, στους οποίους το κρατούμενο εξόδου προφορτίζεται σε κάθε κύκλο. δουλεύει επίσης για τους αθροιστές πρόβλεψης κρατουμένου και επιλογής κρατουμένου που θα εξετάσουμε στην επόμενη ενότητα. Ωστόσο, αυτή η τεχνική έχει ως αποτέλεσμα υπερβολικά μεγάλο κρίσιμο μονοπάτι για ένα συνηθισμένο αθροιστή παράκαμψης κρατουμένου. Υποθέστε ότι δίνεται η πρόσθετη $111\dots111 + 000\dots000 + C_{in}$. Όλα τα σήματα διάδοσης κρατουμένου ομάδας έχουν τιμή true. Εάν $C_{in} = 1$, τότε κάθε μπλοκ 4 βαθμίδων θα γεννήσει ένα κρατούμενο εξόδου. Όταν το C_{in} πέσει στο μηδέν, το μηδενικό σήμα κρατουμένου πρέπει να διαδοθεί διαμέσου όλων των N βαθμίδων λόγω του ότι το μονοπάτι διέρχεται μέσω του κρατουμένου εξόδου κάθε αθροιστή των n bit. Οι domino αθροιστές παράκαμψης κρατουμένου αποφεύγουν αυτό το μονοπάτι, επειδή σε όλα τα κρατούμενα επιβάλλεται μηδενική τιμή κατά τη διάρκεια της προφόρτισης, οπότε μπορούν να χρησιμοποιούν πύλες AND-OR.




ΣΧΗΜΑ 11.20 Manchester αλυσίδα κρατουμένου στον αθροιστή παράκαμψης κρατουμένου.

Το Σχήμα 11.20 δείχνει πώς μπορεί να τροποποιηθεί η αλυσίδα κρατουμένου Manchester ενός αθροιστή, έτσι ώστε να εκτελεί παράκαμψη κρατουμένου [Chan90]. Χρησιμοποιείται αλυσίδα 5ης τάξης για την παράκαμψη μιας ομάδας των 4 bit τη φορά.


11.2.2.6 Αθροιστής πρόβλεψης κρατουμένου Ο αθροιστής πρόβλεψης κρατουμένου (carry-lookahead adder, CLA) [Weinberger58] είναι παρόμοιος με τον αθροιστή παράκαμψης κρατουμένου, με τη διαφορά ότι υπολογίζει τα σήματα γέννησης και διάδοσης κρατουμένου ομάδας ώστε να αποφεύγει την καθυστέρηση διάδοσης που χρειάζεται για να εξακριβώσει εάν η πρώτη ομάδα γέννησε ή όχι κρατούμενο. Ένας τέτοιος αθροιστής απεικονίζεται στο Σχήμα 11.21, ενώ το PG δίκτυο του, το οποίο χρησιμοποιεί μαύρα κύτταρα 4ης τάξης για τον υπολογισμό των σημάτων PG ομάδας 4 bit, παρουσιάζεται στο Σχήμα 11.22.

Γενικά, ένας CLA που χρησιμοποιεί k ομάδες των n bit έχει καθυστέρηση

$$t_{cla} = t_{pg} + t_{pg(n)} + [(n-1)+(k-1)] t_{AO} + t_{xor} \quad (11.14)$$




ΣΧΗΜΑ 11.21 Αθροιστής πρόβλεψης κρατουμένου.



ΣΧΗΜΑ 11.22 Δίκτυο PG ομάδας του αθροιστή πρόβλεψης κρατουμένου.


όπου $t_{pg(n)}$ η καθυστέρηση της πύλης AND-OR-AND-OR-...-AND-OR που υπολογίζει το σήμα γέννησης κρατουμένου n τάξης. Αυτή η καθυστέρηση δεν είναι μικρότερη από την καθυστέρηση του αθροιστή παράκαμψης κρατουμένου μεταβλητού μήκους του Σχήματος 11.19 και απαιτεί την επιπλέον n bit πύλη γέννησης κρατουμένου· συνεπώς, ο απλός CLA σπάνια αποτελεί καλή σχεδιαστική επιλογή. Ωστόσο, αποτελεί τη βάση για την κατανόηση των ταχύτερων αθροιστών που παρουσιάζονται στις επόμενες ενότητες.

Οι CLA χρησιμοποιούν συχνά κύτταρα μεγαλύτερης τάξης για τη μείωση της καθυστέρησης των προσθέσεων των n bit, εκτελώντας παράλληλα τον υπολογισμό των κρατουμένων. Το Σχήμα 11.23 παρουσιάζει έναν τέτοιο CLA, στον οποίο οι αθροιστές των τεσσάρων bit κατασκευάζονται με χρήση Manchester αλυσίδων κρατουμένου ή πολλαπλών στατικών πυλών που λειτουργούν παράλληλα.



ΣΧΗΜΑ 11.23 Δίκτυο PG ομάδας του βελτιωμένου αθροιστή πρόβλεψης κρατουμένου.

11.2.2.7 Αθροιστές επιλογής κρατουμένου, προσαύξησης κρατουμένου και υπό συνθήκη αθροίσματος Το κρίσιμο μονοπάτι των αθροιστών παράκαμψης κρατουμένου και πρόβλεψης κρατουμένου εμπεριέχει τον υπολογισμό των κρατουμένων εισόδου κάθε ομάδας των n bit, και κατόπιν τον υπολογισμό των αθροισμάτων για κάθε bit μέσα σε κάθε ομάδα, με βάση το κρατούμενο εισόδου. Μια καθιερωμένη τεχνική λογικής σχεδίασης που αποσκοπεί στη μείωση της καθυστέρησης του κρίσιμου μονοπάτιού είναι ο εκ των προτέρων υπολογισμός των εξόδων και για τις δύο πιθανές εισόδους, και κατόπιν η χρησιμοποίηση ενός πολυπλέκτη για την επιλογή μεταξύ των δύο πιθανών εξόδων. Ο αθροιστής επιλογής κρατουμένου [Bedrij62] που παρουσιάζεται στο Σχήμα 11.24 κάνει ακριβώς αυτό, με τη χρήση ενός ζεύγους αθροιστών των n bit σε κάθε ομάδα. Ο ένας αθροιστής υπολογίζει τα αθροίσματα υποθέτοντας ότι το κρατούμενο εισόδου ισούται με 0, ενώ ο άλλος υπολογίζει τα αθροίσματα υποθέτοντας ότι το κρατούμενο εισόδου ισούται




ΣΧΗΜΑ 11.24 Αθροιστής επιλογής κρατουμένου.

με 1. Το πραγματικό κρατούμενο ενεργοποιεί έναν πολυπλέκτη, ο οποίος επλέγει το σωστό άθροισμα. Η καθυστέρηση του κρίσιμου μονοπάτιού είναι

$$t_{\text{select}} = t_{pg} + [n + (k - 2)] t_{AO} + t_{\text{mux}} \quad (11.15)$$

Η χρήση δύο αθροιστών των n bit συνιστά πλεονασμό, υπό την έννοια ότι αμφότεροι περιέχουν την ίδια αρχική PG λογική και την τελική πύλη XOR αθροίσματος. Ο [Tyagi93] μειώνει το μέγεθος του αθροιστή δημιουργώντας ένα κοινό κύκλωμα για τις πράξεις του κοινού τμήματος της λογικής και απλοποιώντας τον πολυπλέκτη σ' ένα μεμονωμένο γκρι κύτταρο, όπως βλέπετε στο Σχήμα 11.25. Ο προκύπτων αθροιστής αποκαλείται επίσης αθροιστής προσαύξησης κρατουμένου (carry-incrementadder) [Zimmermann96]. Χρησιμοποιεί μια μικρή αλυσίδα διάδοσης αποτελούμενη από μάθρα κύτταρα για τον υπολογισμό των PG σημάτων για τα bit εντός της κάθε ομάδας. Τα bit που περιλαμβάνει κάθε ομάδα επισημαίνονται στο διάγραμμα. Όταν το κρατούμενο εξόδου της προηγούμενης ομάδας γίνεται διαθέσιμο, το τελευταίο γκρι κύτταρο κάθε στήλης καθορίζει την τιμή του κρατουμένου εξόδου, το οποίο αποκτά τιμή τριεύθετη εάν η ομάδα γεννήσει ένα κρατούμενο ή εάν η προηγούμενη ομάδα είχε γεννήσει ένα κρατούμενο και η εν λόγω ομάδα διαδίδει το κρατούμενο αυτό. Ο αθροιστής προσαύξησης κρατουμένου έχει περίπου τα διπλάσια κύτταρα στο PG δίκτυο του από τον αθροιστή διάδοσης κρατουμένου. Η καθυστέρηση του κρίσιμου μονοπάτιού ισούται περίπου με την καθυστέρηση ενός αθροιστή επιλογής κρατουμένου, επειδή ένας πολυπλέκτης και μια πύλη XOR έχουν συγκρίσιμη καθυστέρηση, αλλά η κατανάλωση επιφάνειας είναι μικρότερη στον αθροιστή προσαύξησης.

$$t_{\text{increment}} = t_{pg} + [(n-1)+(k-1)] t_{AO} + t_{\text{xor}} \quad (11.16)$$



ΣΧΗΜΑ 11.25 Δίκτυο PG ομάδας του αθροιστή επιλογής κρατουμένου.

Φυσικά, μπορούν να χρησιμοποιηθούν Manchester αλυσίδες κρατουμένου ή κύτταρα μεγαλύτερης τάξης για την επιτάχυνση της διαδικασίας διάδοσης κρατουμένου, για την παραγωγή του σήματος γέννησης κρατουμένου της πρώτης ομάδας. Σ' αυτήν την περίπτωση, η καθυστέρηση της διάδοσης του κρατουμένου αντικαθίσταται από την καθυστέρηση πύλης μίας PG ομάδας, οπότε η συνολική καθυστέρηση του κρίσιμου μονοπατιού γίνεται


$$t_{\text{increment}} = t_{pg} + t_{pg(n)} + \lceil k-1 \rceil t_{AO} + t_{xor} \quad (11.17)$$

Όμοια με τον αθροιστή παράκαμψης κρατουμένου, οι αλυσίδες κρατουμένου για τις βαθμίδες των περισσότερο σημαντικών bit ολοκληρώνουν τη λειτουργία τους νωρίς. Κι εδώ ξανά, μπορούμε να χρησιμοποιήσουμε ομάδες μεταβλητού μήκους για να εκμεταλλευτούμε τον επιπλέον χρόνο, όπως επιδεικνύει το Σχήμα 11.26(a). Μ' ένα τέτοιο μεταβλητό μέγεθος ομάδας, η καθυστέρηση μειώνεται σε:


$$t_{\text{increment}} \approx t_{pg} + \sqrt{2N} t_{AO} + t_{xor} \quad (11.18)$$

Οι εξιώσεις καθυστέρησης δεν συνυπολογίζουν τον αριθμό των εξόδων (fanout) που πρέπει να οδηγεί κάθε στάδιο. Σε μία ομάδα μεταβλητού μήκους, το fanout μπορεί να γίνει τόσο μεγάλο, ώστε να απαιτείται απομόνωση μεταξύ των βαθμίδων. Το Σχήμα 11.26(β) δείχνει πώς μπορούν να χρησιμοποιηθούν απομονώτες για τη μείωση του φόρτου διακλάδωσης, χωρίς επιβάρυνση του κρίσιμου μονοπατιού πρόβλεψης πρόκειται για μια τεχνική που αποδεικνύεται χρήσιμη σε πολλές εφαρμογές.

Σε αθροιστές μεγάλου εύρους, μπορούμε να εφαρμόζουμε με αναδρομικό τρόπο πολλαπλά επίπεδα επιλογής ή προσαύξησης κρατουμένου. Για παράδειγμα, ένας αθροιστής επιλογής κρατουμένου των 64 bit μπορεί να κατασκευαστεί από τέσσερις αθροιστές επιλογής κρατουμένου των 16 bit, καθένας εκ των οποίων επιλέγει το κρατούμενο εισόδου της επόμενης ομάδας 16 bit. Επεκτείνοντας αυτό το σκεπτικό στο όριο, παίρνουμε τον




(a)



ΣΧΗΜΑ 10.26 Αθροιστής προσαύξησης κρατουμένου με PG ομάδες μεταβλητού μεγέθους.

αθροιστή υπό συνθήκη αθροισμάτος (conditional-sum adder) [Sklansky60], ο οποίος εκτελεί επιλογή κρατουμένου ξεκινώντας με ομάδες του 1 bit και διπλασιάζοντας αναδρομικά έως τα $N/2$ bit. Το Σχήμα 11.27 παρουσιάζει έναν αθροιστή υπό συνθήκη αθροισμάτος. Στις πρώτες δύο γραμμές, οι πλήρεις αθροιστές υπολογίζουν το άθροισμα και το κρατούμενο εξόδου για κάθε bit, υποθέτοντας κρατούμενα εισόδου 0 και 1, αντίστοιχα. Στις επόμενες δύο γραμμές, τα ζεύγη πολυπλεκτών επιλέγουν το άθροισμα και το κρατούμενο εξόδου του ανώτερου bit του κάθε μπλοκ των 2 bit, υποθέτοντας και πάλι κρατούμενα εισόδου 0 και 1, αντίστοιχα. Στις δύο επόμενες γραμμές, οι πολυπλέκτες επιλέγουν το άθροισμα και το κρατούμενο εξόδου των δύο σημαντικότερων bit του κάθε μπλοκ των 4 bit, κ.ο.κ.




ΣΧΗΜΑ 11.27 Αθροιστής υπό συνθήκη αθροισμάτος.


Το Σχήμα 11.28 παρουσιάζει τη λειτουργία ενός αθροιστή υπό συνθήκη αθροισμάτος για $N=16$, με $C_{in}=0$. Στη γραμμή του πίνακα που αντιστοιχεί σε εύρος μπλοκ ίσο με 1, ένα ζεύγος από πλήρεις αθροιστές υπολογίζει το άθροισμα και το κρατούμενο εξόδου για κάθε στήλη. Ο ένας αθροιστής λειτουργεί υποθέτοντας ότι το κρατούμενο εισόδου της στήλης ισούται με 0, ενώ ο άλλος αθροιστής υποθέτει ότι το κρατούμενο εισόδου ισούται με 1. Στη γραμμή του πίνακα που αντιστοιχεί σε εύρος μπλοκ ίσο με 2, ο αθροιστής επιλέγει το άθροισμα για το ανώτερο μισό του κάθε μπλοκ (τις μονές στήλες) βασισμένος στο κρατούμενο εξόδου του κατώτερου μισού. Ο αθροιστής υπολογίζει επίσης το κρατούμενο εξόδου του ζεύγους βαθμίδων. Κι εδώ ξανά, αυτό γίνεται δύο φορές - για τις δύο πιθανές τιμές του κρατουμένου εισόδου του μπλοκ. Στη γραμμή του πίνακα που αντιστοιχεί σε εύρος μπλοκ ίσο με 4, ο αθροιστής επιλέγει και πάλι το άθροισμα για το ανώτερο μισό του κάθε μπλοκ βασισμένος στο κρατούμενο εξόδου του κατώτερου μισού και βρίσκει το κρατούμενο εξόδου ολόκληρου του μπλοκ. Αυτή η διαδικασία επαναλαμβάνεται στις επόμενες γραμμές μέχρι να επιλεχτεί το άθροισμα των 16 bit και το τελικό κρατούμενο εξόδου.

Ο αθροιστής υπό συνθήκη αθροισμάτος απαιτεί σχεδόν $2N$ πλήρεις αθροιστές και $2N \log_2 N$ πολυπλέκτες. Όμοια με τον αθροιστή επιλογής κρατουμένου, ο αθροιστής υπό συνθήκη αθροισμάτος μπορεί να βελτιωθεί με τη δημιουργία ενός κοινού κυκλώματος για τις πύλες XOR του αθροισμάτος και με τη χρήση πολών AND-OR στη θέση των πολυπλεκτών. Αυτές οι προσαρμογές μας οδηγούν στον αθροιστή δένδρου Sklansky που θα εξετάσουμε στη συνέχεια.


11.2.8 Αθροιστές δένδρου (tree adders) Για τους αθροιστές μεγάλου εύρους ($N > 16$ bits), η καθυστέρηση των αθροιστών πρόβλεψης (ή παράκαμψης, ή επιλογής) κρατουμένου κυριαρχείται από την καθυστέρηση που συνεπάγεται το πέρασμα του κρατουμένου από τα στάδια πρόβλεψης. Αυτή η καθυστέρηση μπορεί να μειωθεί εφαρμόζοντας ένα δεύτερο επίπεδο πρόβλεψης επί των μπλοκ που εκτελούν την κατ' αρχήν




(a) Brent-Kung




(b) Sklansky



(γ) Kogge-Stone




(δ) Han-Carlson

ΣΧΗΜΑ 11.31 Αθροιστές δένδρου υψηλότερης τάξης.**ΣΧΗΜΑ 11.32** 3ης τάξης, Brent-Kung αθροιστής αραιού δένδρου με $s = 3$.

ομάδα απαιτεί ένα γκρι κύτταρο 4ης τάξης για τον υπολογισμό του $G_{3,0}$, τον κρατούμενο εισόδου του δεύτερου μπλοκ επιλογής κρατούμενου.


Ο [Lynch92] περιγράφει μια σχεδίαση επεκτεινόμενου δένδρου των 56 bit, το οποίο υπάρχει στη μονάδα κινητής υποδιαστολής του επεξεργαστή AM29050 της AMD και χρησιμοποιεί στάδια 4ης τάξης και ομάδες επιλογής κρατούμενου των 8 βαθμίδων. Οι [Kantabutra93] και [Blackburn96] περιγράφουν βελτιστοποιήσεις του αθροιστή επεκτεινόμενου δένδρου με τη χρησιμοποίηση μεταβλητού μήκους σταδίων επιλογής κρατούμενου και την κατάλληλη επιλογή των μεγεθών των τρανζίστορ.

Το Σχήμα 11.33(a) παρουσιάζει ένα πλαίσιο επιλογής κρατούμενου, το οποίο αντιπροσωπεύει ένα δένδρο που εκτείνεται στα bits $i \dots j$. Χρησιμοποιεί μικρούς αθροιστές διάδοσης κρατούμενου για τον προ-υπολογισμό των αθροισμάτων, υποθέτοντας κρατούμενο εισόδου της ομάδας i με 0 για το ένα αθροισμα και i με 1 για το άλλο, και στη συνέχεια χρησιμοποιεί έναν πολυπλέκτη για την επιλογή μεταξύ αυτών των δύο τιμών αθροισμάτων, όπως επειδεικνύει το Σχήμα 11.33(β). Οι αθροιστές μπορούν να απλοποιηθούν σε κάποιο βαθμό, επειδή τα κρατούμενα εισόδου είναι σταθερά, όπως υποδεικνύεται στο Σχήμα 11.33(γ)


**ΣΧΗΜΑ 11.33** Υλοποίηση της επιλογής κρατούμενου.

Ο [Mathew03] περιγράφει έναν αθροιστή αραιού δένδρου των 32 bit, ο οποίος χρησιμοποιεί ένα δένδρο 2ης τάξης παρόμοιο με το δένδρο Sklansky, για τον υπολογισμό μόνο των κρατούμενων εισόδου κάθε ομάδας 4 bit, όπως παρουσιάζεται στο Σχήμα 11.34. Αυτό μειώνει το πλήθος των πολών και την κατανάλωση ισχύος του δένδρου. Το δένδρο μπορεί να θεωρηθεί ως ένα (2, 2, 0) Ladner-Fischer δένδρο, με την αντικατάσταση των δύο τελευταίων επιπέδων του δένδρου και της πύλης XOR μ' έναν πολυπλέκτη επιλογής. Ο αθροιστής υποθέτει κρατούμενο εισόδου i με 0 και δεν παράγει κρατούμενο εξόδου, αποθηκεύοντας μια είσοδο στο λιγότερο σημαντικό γκρι πλαίσιο και εξαλείφοντας τη λογική του προθέματος στις τέσσερις περισσότερο σημαντικές στήλες.

Αυτές οι υβριδικές προσεγγίσεις αραιών δένδρων χρησιμοποιούνται ευρέως σε υψηλών επιδόσεων, 32-/64-bit αθροιστές μεγαλύτερης τάξης, επειδή προσφέρουν το μικρό πλήθος λογικών επιπέδων ενός δένδρου υψηλής τάξης με την παράλληλη μείωση του πλήθους των πολών και της κατανάλωσης ισχύος. Το Σχήμα 11.35 παρουσιάζει μια 3ης τάξης σχεδίαση δένδρου Kogge-Stone των 27 bit με επιλογή κρατούμενου σε ομάδες των 3 bit. Παρατηρήστε ότι το πλήθος των πολών στο δένδρο υποτυπλασιάζεται. Επιπλέον, επειδή μειώνεται επίσης το πλήθος των αγωγών, η επιφάνεια που περισσεύει μπορεί να χρησιμοποιηθεί ως προστασία, για τη μείωση της καθυστέρησης μονοπατιού. Αυτή η σχεδίαση μπορεί να θεωρηθεί ως μια εκδοχή του αθροιστή Han-Carlson του Σχήματος 11.31(δ), με αντικατάσταση του τελευταίου επιπέδου λογικής από έναν πολυπλέκτη επιλογής κρατούμενόν.



ΣΧΗΜΑ 11.40 Σχέση μεταξύ επιφάνειας και καθυστέρησης για αθροιστές δημιουργημένους με εργαλεία σύνθεσης



ΣΧΗΜΑ 11.41 Αφαιρέτες.

επιφάνειας και καθυστέρησης, με τη χρήση κύματος (διάδοσης) κρατουμένου για τα κατώτερα 3/4 του συνόλου των bit και επιλογής κρατουμένου για το υπόλοιπο 1/4 των bit υψηλότερης τάξης. Τα αποτέλεσμα είναι σχετικά πιο αργά όταν συνυπολογίζονται οι παρασιτικές χωρητικότητες της διασύνδεσης.

11.2.3 Αφαίρεση

Ένας αφαιρέτης των N bit χρησιμοποιεί τη σχέση συμπληρώματος ως προς 2


$$A - B = A + \bar{B} + 1 \quad (11.23)$$

Η σχέση αυτή απαιτεί την αντιστροφή του ενός τελεστέου σ' έναν αθροιστή διάδοσης κρατουμένου (CPA) και την πρόσθεση του 1 μέσω της εισόδου κρατουμένου, όπως απεικονίζεται στο Σχήμα 11.41(a). Ένας αθροιστής/αφαιρέτης χρησιμοποιεί πόλες XOR για την υπό συνθήκη αντιστροφή του B , όπως απεικονίζεται στο Σχήμα 11.41(b).

Στους αθροιστές προσημασμένων αριθμών, οι πόλες XOR στις εισόδους B συγχωνεύονται ορισμένες φορές στο κύκλωμα PG.

11.2.4 Πρόσθεση Πολλαπλών Εισόδων

Η προφανέστερη μέθοδος πρόσθεσης k λέξεων των N bit είναι χρησιμοποιώντας $k-1$ αθροιστές διάδοσης κρατουμένου (CPA) εν σειρά, όπως απεικονίζεται στο Σχήμα 11.42(a) για την πράξη $0001+0111+1101+0010$. Ωστόσο, η μέθοδος αυτή απαιτεί μεγάλη ποσότητα hardware και είναι αργή. Μια καλύτερη τεχνική βασίζεται στην παρατήρηση ότι ένας πλήρης αθροιστής μπορεί να προσθέτει τρεις εισόδους της ίδιας αξίας και να παράγει ένα αποτέλεσμα αθροισμάτος της ίδιας αξίας κι ένα αποτέλεσμα κρατουμένου διπλάσιας αξίας. Εάν χρησιμοποιηθούν παράλληλα N πλήρεις αθροιστές, μπορούν να δεχθούν τρεις λέξεις εισόδου των N bit και να παράγουν δύο λέξεις εξόδου των N bit, S_{N-1} και C_{N-1} , ικανοποιώντας τη σχέση $X + Y + Z = S + 2C$, όπως παρουσιάζεται στο Σχήμα 11.42(b). Τα αποτέλεσμα αντιστοιχούν στα αθροισμάτα και στα κρατούμενα εξόδου του κάθε αθροιστή. Αυτή η μορφή αποκαλείται πλεονασματική μορφή αθροισμάτος-κρατουμένου (carry-save redundant format), επειδή οι έξοδοι κρατουμένου διατηρούνται αντί να διαδιδούνται κατά μήκος του αθροιστή. Οι πλήρεις αθροιστές σ' αυτή την εφαρμογή αποκαλούνται επίσης [3:2] αθροιστές αποθήκευσης κρατουμένου (carry-save adder, CSA), επειδή δέχονται τρεις εισόδους και παράγουν δύο εξόδους σε μορφή αθροισμάτος-κρατουμένου. Όταν η λέξη κρατουμένου C υφίσταται ολισθηση αριστερά κατά μια θέση (επειδή είναι διπλάσιας αξίας) και προστίθεται στη λέξη του αθροισμάτος S μ' έναν κοινό CPA, το αποτέλεσμα είναι $X+Y+Z$. Εναλλακτικά, μπορεί να προστεθεί μια τέταρτη λέξη εισόδου στο αποτέλεσμα πλεονασματικής μορφής αθροισμάτος-κρατουμένου, χρησιμοποιώντας μια επιπλέον σειρά από CSA, η οποία θα δίνει επίσης ένα αποτέλεσμα σε πλεονασματική μορφή αθροισμάτος-κρατουμένου. Μια τέτοια πρόσθεση τεσσάρων αριθμών σε μορφή αθροισμάτος-κρατουμένου απεικονίζεται στο Σχήμα 11.42(g), όπου οι υπογραμμίσεις στις εξόδους κρατουμένου υποδεικνύουν ότι τα κρατούμενα πρέπει να ολισθαίνουν αριστερά κατά μια στήλη, λόγω της μεγαλύτερης αξίας τους.



Κεφάλαιο 11: Υποσυστήματα Χειριστών Δεδομένων



έναν κύκλο, για τη φόρτωση της νέας τιμής *count* από τον καταχωρητή *shadow* και όχι από τον αθροιστή (ο οποίος ενδεχομένως να μην είχε επαρκή χρόνο στη διάθεσή του για να διαδώσει τα κρατούμενα).

11.5.3 Μετρητές Δακτυλίου και Johnson



Ένας μετρητής δακτυλίου (ring counter) αποτελείται από έναν καταχωρητή ολισθησης των M bit, του οποίου η έξοδος τροφοδοτείται πίσω στην είσοδο, όπως παρουσιάζεται στο Σχήμα 11.53(a). Με το σήμα *reset*, το πρώτο bit αρχικοποιείται σε 1 και τα υπόλοιπα αρχικοποιούνται σε 0. Το σήμα *TC* αλλάζει κατάσταση κάθε M κύκλους. Οι μετρητές δακτυλίου αποτελούν έναν βολικό τρόπο για την κατασκευή εξαιρετικά γρήγορων μετρητών *prescalar*, επειδή δεν υπάρχει λογική μεταξύ των flip-flop, αλλά αυξάνουν το κόστος για μεγαλύτερες τιμές του M .

Ένας μετρητής Johnson ή *Mobius* είναι παρόμοιος μ' ένα μετρητή δακτυλίου, αλλά αντιστρέφει την έξοδο πριν αυτή τροφοδοτηθεί πίσω στην είσοδο, όπως παρουσιάζεται στο Σχήμα 11.53(β). Τα flip-flop μηδενίζονται και προσμετρούν $2M$ καταστάσεις πριν από την επανάληψη. Ο Πίνακας 11.6 παρουσιάζει την ακολουθία μέτρησης για έναν μετρητή Johnson των 3 bit.


ΠΙΝΑΚΑΣ 11.6 Ακολουθία μετρητή Johnson

Κύκλος	q_0	q_1	q_2	TC
0	0	0	0	0
1	1	0	0	0
2	1	1	0	0
3	1	1	1	0
4	0	1	1	0
5	0	0	1	1
6	0	0	0	0

Επαναλαμβάνεται επ' άπειρον



ΣΧΗΜΑ 11.53 3-bit μετρητές δακτυλίου και Johnson.



ΣΧΗΜΑ 11.54 3-bit καταχωρητής LFSR.

11.5.4 Καταχωρητές Ολίσθησης Γραμμικής Ανατροφοδότησης

Ένας καταχωρητής ολίσθησης γραμμικής ανατροφοδότησης (linear-feedback shift register, LFSR) αποτελείται από N καταχωρητές συνδεδεμένους μαζί, σαν ένας καταχωρητή ολίσθησης. Η είσοδος στον καταχωρητή ολίσθησης προέρχεται από την εφαρμογή μιας XOR σε συγκεκριμένα bit του καταχωρητή, όπως παρουσιάζεται στο Σχήμα 11.54 για έναν LFSR των 3 bit. Με το σήμα *reset*, οι καταχωρητές πρέπει να αρχικοποιηθούν σε μια μη-μηδενική τιμή (π.χ. δύο σε 1). Τα μοτίβα έξοδων για τον LFSR παρουσιάζονται στον Πίνακα 11.7.

ΠΙΝΑΚΑΣ 11.7 Ακολουθία καταχωρητή LFSR

Κύκλος	q_0	q_1	q_2 / Y
0	1	1	1
1	0	1	1
2	0	0	1
3	1	0	0
4	0	1	0
5	1	0	1
6	1	1	0
7	1	1	1

Επαναλαμβάνεται επ' άπειρον

Ο συγκεκριμένος LFSR είναι ένα παράδειγμα καταχωρητή ολίσθησης μέγιστου μήκους, επειδή η έξοδός του διέρχεται διαδοχικά απ' όλους τους 2^n-1 συνδυασμούς (εκτός αυτού όπου όλες οι έξοδοι είναι 0). Οι είσοδοι που τροφοδοτούνται στην πόλη XOR ονομάζονται ακολουθία λήψεων (tap sequence) και συχνά καθορίζονται μ' ένα χαρακτηριστικό πολυώνυμο. Για παράδειγμα, ο συγκεκριμένος LFSR των 3 bit έχει το χαρακτηριστικό πολυώνυμο $1+x^2+x^3$, επειδή οι λήψεις (taps) βγαίνουν μετά το δεύτερο και τον τρίτο καταχωρητή.

Η έξοδος Y προκύπτει από την ακολουθία των 7 bit [1110010]. Αυτό είναι ένα παράδειγμα ψευδοτυχίας ακολουθίας από bit (pseudo-random bit sequence, PRBS). Οι LFSR χρησιμοποιούνται ως μετρητές υψηλής ταχύτητας και γεννήτριες ψευδοτυχίας αριθμών. Οι ψευδοτυχίες ακολουθίες είναι βολικές για την υλοποίηση εγγενών λειτουργιών αυτο-ελέγχου και για τον έλεγχο του ρυθμού μετάδοσης σφαλμάτων σε τηλεπικοινωνιακές συνδέσεις. Χρησιμοποιούνται επίσης σε πολλά τηλεπικοινωνιακά συστήματα ευρέως φάσματος, όπως τα GPS και CDMA, όπου οι ιδιότητες συσχέτισης των σημάτων τους κάνουν τους άλλους χρήστες να παρουσιάζονται ως θόρυβος χωρίς συσχέτιση.

Ο Πίνακας 11.8 παραθέτει χαρακτηριστικά πολυώνυμα για ορισμένους ευρέως χρησιμοποιούμενους LFSR μέγιστου μήκους. Για ορισμένα μήκη N , είναι πιθανό να απαιτηθούν περισσότερες από δύο έξοδοι που επηρεάζουν τις εισόδους. Για πολλές τιμές του N υπάρχουν πολλαπλά πολυώνυμα που δίνουν ως αποτέλεσμα διαφορετικούς LFSR μέγιστου μήκους. Παρατηρήστε ότι η περιόδος του ρολογιού καθορίζεται από τον καταχωρητή κι ένα μικρό αριθμό καθυστερήσεων στην XOR. Ο [Golomb81] παρέχει μια ολοκληρωμένη ανάλυση των καταχωρητών ολίσθησης γραμμικής ανατροφοδότησης.


ΠΙΝΑΚΑΣ 11.8 Χαρακτηριστικά πολυώνυμα

N	Πολυώνυμο
3	$1+x^2+x^3$
4	$1+x^3+x^4$
5	$1+x^3+x^5$
6	$1+x^5+x^6$
7	$1+x^6+x^7$
8	$1+x^1+x^6+x^7+x^8$
9	$1+x^5+x^9$
15	$1+x^{14}+x^{15}$
16	$1+x^4+x^{13}+x^{15}+x^{16}$
23	$1+x^{18}+x^{23}$
24	$1+x^{17}+x^{22}+x^{23}+x^{24}$
31	$1+x^{28}+x^{31}$
32	$1+x^{10}+x^{30}+x^{31}+x^{32}$

Παράδειγμα 11.1

Σχεδιάστε έναν καταχωρητή ολίσθησης γραμμικής ανατροφοδότησης, των 8 bit. Πόσο είναι το μήκος της ψευδοτυχίας ακολουθίας bit που παράγει;

ΛΥΣΗ: Το Σχήμα 11.55 παρουσιάζει έναν LFSR των 8 bit που χρησιμοποιεί τις τέσσερις λήψεις μετά από το πρώτο, έκτο, έβδομο και όγδοο bit, όπως δίνεται στον Πίνακα 11.7. Το μήκος της ακολουθίας που παράγει (πριν αρχίσει να την επαναλαμβάνει) είναι $2^8-1 = 255$ bits.



ΣΧΗΜΑ 11.55 8-bit καταχωρητής LFSR.

στρέφεται για την παραγωγή της διορθωμένης λέξης, 1001100, και τα ψηφία ελέγχου απομακρύνονται ώστε να μείνει τελικά η σωστή τιμή δεδομένων, 1001.

Ένας SEC-DED κώδικας Hamming απόστασης 4 μπορεί να κατασκευαστεί από έναν κώδικα απόστασης 3, με την προσθήκη ενός επιπλέον bit ισοτιμίας για ολόκληρη τη λέξη. Εάν υπάρχει σφάλμα σε επίπεδο μεμονωμένου bit, η ισοτιμία θα αποτύχει και τα bit ελέγχου θα υποδειχνούν πώς πρέπει να διορθωθούν τα δεδομένα. Εάν υπάρχει σφάλμα σε 2 bits, τα bit ελέγχου θα υποδειχνούν μεν σφάλμα, αλλά η ισοτιμία θα περάσει - δηλαδή, το σφάλμα είναι ανιχνεύσιμο αλλά μη-διορθώσιμο.

Ο πίνακας ελέγχου ισοτιμίας καθορίζει τον αριθμό των XOR που απαιτούνται για την υλοποίηση της λογικής της κωδικοποίησης και αποκωδικοποίησης. Ένας SEC-DED κώδικας Hamming για λέξεις δεδομένων των 64 bit έχει 8 bits ελέγχου και απαιτεί 296 πύλες XOR. Η λογική ελέγχου ισοτιμίας για ολόκληρη τη λέξη έχει 72 εισόδους. Ο κώδικας SEC-DED του Hsiao [Hsiao70] επιτυγχάνει την ίδια λειτουργία με τον ίδιο αριθμό bits δεδομένων και ελέγχου, αλλά είναι έξιπλα σχεδιασμένος ώστε να ελαχιστοποιεί το κόστος, χρησιμοποιώντας μόνο 216 πύλες XOR και λογική ελέγχου ισοτιμίας με 27 το πολύ εισόδους. Ο [Hsiao70] παρουσιάζει πίνακες ελέγχου ισοτιμίας για λέξεις δεδομένων των 16, 32 και 64 bit, με 6, 7 και 8 bit ελέγχου.

Καθώς αυξάνεται το μήκος των δεδομένων και η επιτρεπτή πολυπλοκότητα των αποκωδικοποιητών, αναδεικνύονται ως πιο αποτελεσματικοί άλλοι κώδικες. Σ' αυτούς περιλαμβάνονται οι Reed-Solomon, BCH και Turbo. Στα [Lin83, Sweeney02, Sklar01, Fujiwara06] αλλά και σε πολλά άλλα κείμενα παρέχονται εκτενείς πληροφορίες για μεγάλη ποικιλία κωδίκων διόρθωσης σφαλμάτων.

11.7.3 Κώδικες Gray

Οι κώδικες Gray, οι οποίοι οφείλουν το όνομά τους στον Frank Gray που κατοχύρωσε με ευρεσιτεχνία τη χρήση τους σε περιστροφικούς κωδικοποιητές [Gray53], έχουν την εξής χρήσιμη ιδιότητα: διαδοχικοί αριθμοί διαφέρουν κατά μία μόνο θέση bit. Αν και υπάρχουν πολλοί πιθανοί κώδικες Gray, ένας από τους απλούστερους είναι ο δυαδικά κατοπτρικός (binary-reflected) κώδικας Gray, ο οποίος παράγεται ξεκινώντας με όλα τα bit μηδενισμένα και αναστρέφοντας διαδοχικά το δεξιότερο bit με αποτέλεσμα να παράγεται μια νέα συμβολοσειρά. Ο Πίνακας 11.10 συγκρίνει ένα δυαδικό κώδικα κι ένα δυαδικά-κατοπτρικό κώδικα Gray, των 3 bit. Οι μηχανές πεπερασμένων καταστάσεων, οι οποίες τυπικά διέρχονται από διαδοχικές καταστάσεις, μπορούν να εξουκονομήσουν ενέργεια κωδικοποιώντας κατά Gray τις καταστάσεις, με στόχο τη μείωση του αριθμού των εναλλαγών κατάστασης. Όταν η τιμή ενός μετρητή πρέπει να συγχρονιστεί με ρολόγια διαφορετικών συχνοτήτων, μπορεί να κωδικοποιηθεί κατά Gray, έτσι ώστε το κύκλωμα συγχρονισμού να είναι σίγουρο ότι θα λάβει είτε την τρέχουσα, είτε την προηγούμενη τιμή, επειδή αλλάζει μόνο ένα bit σε κάθε κύκλο.

ΠΙΝΑΚΑΣ 11.10 Κώδικας Gray των 3 bit


Αριθμός	Δυαδικό	Κώδικας Gray
0	000	000
1	001	001
2	010	011
3	011	010
4	100	110
5	101	111
6	110	101
7	111	100

Η μετατροπή αναπαραστάσεων από δυαδικό N -bit κώδικα B σε δυαδικά-κατοπτρικό Gray κώδικα G είναι εξαιρετικά απλή.

$$\begin{array}{ll} \text{Δυαδικό} \rightarrow \text{Gray} & \text{Gray} \rightarrow \text{Δυαδικό} \\ G_{N-1} = B_{N-1} & B_{N-1} = G_{N-1} \\ G_i = B_{i+1} \oplus B_i & B_i = B_{i+1} \oplus G_i \quad N-1 > i \geq 0 \end{array} \quad (11.30)$$

11.7.4 Κυκλωματικές Μορφές XOR/XNOR

Μία από τις χρόνιες δυσκολίες στη σχεδίαση κυκλωμάτων CMOS είναι η κατασκευή μιας γρήγορης, συμπαγούς πύλης XOR ή XNOR με χαμηλή κατανάλωση ισχύος. Το Σχήμα 11.59 παρουσιάζει ορισμένες κοινές σχεδιάσεις για στατικές, μιας γραμμής (single rail) πύλης XOR δύο εισόδων ή οι σχεδιάσεις πυλών XNOR είναι παρόμοιες. Τα Σχήματα 11.59(a) και 11.59(b) παρουσιάζουν υλοποίηση σε επίπεδο πυλών. Η πρώτη είναι έξιπλη, αλλά η δεύτερη είναι λιγό πιο αποτελεσματική. Το Σχήμα 11.59(y) παρουσιάζει μια συμπληρωματική πύλη CMOS. Το Σχήμα 11.59(d) βελτιώνει ελαφρώς την πύλη, βελτιστοποιώντας δύο επαφές: αυτή είναι μια ευρέως χρησιμοποιούμενη σχεδίαση τυποποιημένου κυττάρου. Το Σχήμα 11.59(e) παρουσιάζει μια σχεδίαση πύλης μετάδοσης. Το Σχήμα 11.59(st) παρουσιάζει μια σχεδίαση «ελεγχόμενου αντιστροφέα» 6 εισόδων. Όταν η είσοδος A είναι «0», η πύλη μετάδοσης ενεργοποιείται και η είσοδος B περνάεται στην έξοδο. Όταν η A είναι «1», τροφοδοτεί ένα ζεύγος τρανζίστορ που αναστρέφουν την B . Η σχεδίαση αυτή είναι συμπαγής, αλλά μη-αποκαταστάσιμου τύπου. Ορισμένοι προσομοιωτές επιπέδου διακοπών, όπως o IRSIM, δε μπορούν να χειριστούν αυτή την αντισυμβατική σχεδίαση. Το Σχήμα 11.59(z) [Wang94] παρουσιάζει μια γρήγορη και συμπαγή πύλη διέλευσης με 4 τρανζίστορ, η οποία δεν καλύπτει όλο το εύρος μεταβολής του σήματος (rail to rail swing).




ΣΧΗΜΑ 11.59 Σχεδιάσεις στατικών πυλών XOR 2 εισόδων.

Οι πύλες XOR 3 ή 4 εισόδων μπορούν να είναι πιο συμπαγείς, αν και όχι κατ' ανάγκην πιο γρήγορες από μια σειρά διαδοχικά συνδεδεμένων πυλών 2 εισόδων. Το Σχήμα 11.60(a) παρουσιάζει μια στατική CMOS πύλη XOR 4 εισόδων [Griffith83] και το Σχήμα 11.60(b) μια CPL πύλη XOR/XNOR 4 εισόδων, ενώ στο Σχήμα 9.20(g) παρουσιάζουμε μια CCSVL πύλη XOR/XNOR 4 εισόδων. Παρατηρήστε ότι τα δένδρα των true εισόδων και των συμπληρωματικών τους μοιράζονται τα περισσότερα τρανζίστορ. Όπως αναφέραμε στο Κεφάλαιο 6, η λογική CPL δεν συμπεριφέρεται καλά στις χαμηλές τάσεις.


Οι δυναμικές πύλες XOR θέτουν ένα πρόβλημα, επειδή απαιτούνται τόσο οι true όσο και οι συμπληρωματικές είσοδοι, πράγμα το οποίο παραβιάζει τον κανόνα της μονοτονικότητας. Οι κοινές λύσεις που αναφέρθηκαν στην Ενότητα 11.2.2.11 είναι είτε η τοποθέτηση της πύλης XOR στο τέλος μιας αλυσίδας λογικής domino και η υλοποίηση της με στατική λογική CMOS, είτε η κατασκευή μιας δομής domino διπλής γραμμής. Μια υλοποίηση πύλης XOR 2 εισόδων με λογική domino διπλής γραμμής παρουσιάζεται στο Σχήμα 9.30(g).

Σε μια τυπική σχεδίαση κωδικοποιημένου κατά Booth πολλαπλασιαστή 4ης τάξης, κάθε ομάδα τριών bit (ένα ζεύγος μαζί με το πιο σημαντικό ψηφίο του προηγούμενου ζεύγους) κωδικοποιείται σε αρκετές γραμμές επιλογής (*SINGLE_i*, *DOUBLE_i* και *NEG_i*, οι τρεις δεξιότερες στήλες του Πίνακα 11.12) και οδηγείται κατά μήκος της γραμμής του μερικού γινομένου, όπως φαίνεται στο Σχήμα 11.80. Ο πολλαπλασιαστής Y είναι κατανεμημένος σε όλες τις γραμμές. Οι γραμμές επιλογής ελέγχουν τους επιλογείς Booth που επιλέγουν το κατάλληλο πολλαπλάσιο του Y για κάθε μερικό γινόμενο. Οι επιλογείς Booth αντικαθιστούν τις πόλες AND ενός απλού πολλαπλασιαστή διάταξης για τον υπολογισμό του i -οστού μερικού γινομένου. Το Σχήμα 11.80 παρουσιάζει μια συμβατική σχεδίαση επιλογέα και κωδικοποιητή Booth [Goto92]. Το Y επεκτείνεται ως προς το μηδέν σε $M+1$ bits. Ανάλογα με τα σήματα *SINGLE_i* και *DOUBLE_i*, η πύλη A22ΟΙ επιλέγει 0, Y , ή $2Y$. Τα αρνητικά μερικά γινόμενα θα πρέπει να είναι σε μορφή συμπληρώματος ως προς 2 (δηλαδή, αντιστροφή και πρόσθεση του 1). Στην περίπτωση σήματος *NEG_i*, το μερικό γινόμενο αντιστρέφεται. Το επιπλέον 1 μπορεί να προστεθεί στη λιγότερο σημαντική στήλη της επόμενης γραμμής για να αποφευχθεί η ανάγκη χρήσης ενός CPA.

Ακόμα και σ' έναν πολλαπλασιαστή μη-προσημασμένων αριθμών, τα αρνητικά μερικά γινόμενα πρέπει να επεκτείνονται ως προς το πρόστιμο για να προστιθένται σωστά. Το Σχήμα 11.81 παρουσιάζει έναν 16-bit πίνακα μερικών γινομένων Booth 4ης τάξης για έναν πολλαπλασιαστή μη-προσημασμένων αριθμών, σε μορφή διαγράμματος κουκίδων. Κάθε κουκίδα στον κωδικοποιημένο κατά Booth πολλαπλασιαστή παράγεται από έναν επιλογέα Booth, αντί από μια απλή πύλη AND. Τα μερικά γινόμενα 0-7



ΣΧΗΜΑ 11.80 Κωδικοποιητής και επιλογέας Booth, 4ης τάξης.




ΣΧΗΜΑ 11.81 Κωδικοποίηση Booth 4ης τάξης: μερικά γινόμενα και επέκταση προσήμου.

είναι 17 bits. Κάθε μερικό γινόμενο i επεκτείνεται ως προς το πρόστιμο με $s_i = NEG_i = x_{2i+1}$, το οποίο είναι 1 για αρνητικά πολλαπλάσια (αντά στο κάτω μισό του Πίνακα 11.12), ή 0 για θετικά πολλαπλάσια. Παρατηρήστε ότι προστίθεται μια επιπλέον μονάδα στο λιγότερο σημαντικό bit στην επόμενη γραμμή για να συγχατιστεί το συμπλήρωμα ως προς 2 των αρνητικών πολλαπλασιών. Η αντιστροφή των (υπονοούμενων) μηδενικών στην αρχή και στο τέλος παράγει μονάδες για τα αρνητικά πολλαπλάσια. Οι επιπλέον όροι αισάνουν το μέγεθος του πολλαπλασιαστή. Το PP_8 απαιτείται σε περίπτωση που το PP_7 είναι αρνητικό. Αυτό το μερικό γινόμενο είναι πάντα 0 ή Y , επειδή τα x_{16} και x_{17} είναι 0.


Παρατηρήστε ότι τα bit επέκτασης προσήμου είναι όλα έτει 1 έτει 0. Εάν προστίθεται μόνο ένα 1 στη λιγότερο σημαντική θέση σε μια ακολουθία από 1, το αποτέλεσμα είναι μια ακολουθία από 0 συνέπεια του μηδένου εξόδου, το υψηλότερης αξίας bit που μπορεί να απορριφθεί. Συνεπώς, ο μεγάλος αριθμός των s bits σε κάθε μερικό γινόμενο μπορεί να αντικατασταθεί από ισάριθμα σταθερά ψηφία 1 συν την αντιστροφή του s που προστίθεται στη λιγότερο σημαντική θέση, όπως υποδεικνύει το Σχήμα 11.82(a). Μπορούμε να βελτιστοποιήσουμε τη χρήση αυτών των σταθερών κυρίως έξω από τον πίνακα, προ-υπολογίζοντας το άθροισμά τους. Το απλοποιημένο αποτέλεσμα παρουσιάζεται στο Σχήμα 11.82(b). Ως συνήθως, μπορεί να μετατοπιστεί ώστε να έχει ορθογώνια χωροθέτηση.

Το κρίσιμο μονοπάτι του πολλαπλασιαστή περιλαμβάνει τον αποκωδικοποιητή Booth, τους οδηγούς γραμμών επιλογής, τον επιλογέα Booth, περίπου $N/2$ αθροιστές CSA κι έναν τελικό CPA. Κάθε μερικό γινόμενο γεμίζει περίπου $M+5$ στήλες. Οι 54×54 πολλαπλασιαστές Booth 4ης τάξης για μονάδες IEEE κινητής υποδιαστολής διπλής ακρίβειας είναι συνήθως μικρότερης επιφάνειας, κατά 20% έως 50% (και κατ' επέκταση έως 20% γρηγορότερο) από τους αντίστοιχους μη-κωδικοποιημένους και γ' αυτό η συγκεκριμένη τεχνική χρησιμοποιείται ευρέως. Ο πολλαπλασιαστής απαιτεί $M \times N/2$ επιλογές Booth.

Επειδή οι επιλογές καταλαμβάνουν σημαντικό μέρος του εμβαδού του κυκλώματος αλλά έχουν μικρή συμμετοχή στο κρίσιμο μονοπάτι, θα πρέπει να είναι βελτιστοποιημένοι περισσότερο ως προς το μέγεθος παρά ως προς την ταχύτητα. Για παράδειγμα, ο [Goto97] περιγράφει έναν κωδικοποιητή και επιλογέα Booth επιλογής προσήμου (sign select), ο οποίος χρησιμοποιεί μόνο 10 τρανζίστορ ανά bit του επιλογέα με αντίτιμο έναν πολυπλοκότερο κωδικοποιητή. Ο [Hsu06a] παρουσιάζει έναν κωδικοποιητή και επιλο-



(a)




(b)

ΣΧΗΜΑ 11.82 Κωδικοποίηση Booth 4ης τάξης: μερικά γινόμενα και απλοποιημένη επέκταση προσήμου.

γέα Booth ο οποίος επιλέγει ένα από τα έξι πιθανά μερικά γινόμενα χρησιμοποιώντας ένα πολυπλέκτη υλοποιημένο με πύλες μετάδοσης. Στην Άσκηση 11.18 θα διερευνήσετε μια άλλη μορφή κωδικοποίησης.



11.9.3.1 Πολλαπλασιαστές προσημασμένων αριθμών με κωδικοποίηση Booth Ο πολλαπλασιασμός προσημασμένων αριθμών σε συμπλήρωμα ως προς 2 είναι παρόμοιος, αλλά επειδή ο πολλαπλασιαστέος θα μπορούσε να είναι αρνητικός θα πρέπει να γίνει επέκταση προσήμου με βάση το bit προσήμου του μερικού γινομένου, PP_M [Bewick94]. Το Σχήμα 11.83 παρουσιάζει μια τέτοια διάταξη, όπου το bit επέκτασης προσήμου είναι το $e_i = PP_M$. Παρατηρήστε, επίσης ότι το PP_8 , το οποίο ήταν είτε 0 στον πολλαπλασιασμό μη-προσημασμένων αριθμών, είναι πάντα 0 και μπορεί να αγνοηθεί στον πολλαπλασιασμό προσημασμένων αριθμών, επειδή ο πολλαπλασιαστής x υφίσταται επέκταση προσήμου έτσι ώστε $x_{17} = x_{16} = x_{15}$. Μπορεί να χρησιμοποιηθεί ο ίδιος συνδυασμός επλογέα και κωδικοποιητή Booth (βλ. Σχ. 11.80), αλλά το Y θα πρέπει να επεκταθεί ως προς το πρόσημο και όχι ως προς το μηδέν στα $M+1$ bits.



ΣΧΗΜΑ 11.83 Κωδικοποίηση Booth 4ης τάξης: μερικά γινόμενα για πολλαπλασιασμό προσημασμένων τιμών.



11.9.3.2 Κωδικοποίηση Booth υψηλότερης τάξης Οι μεγάλοι πολλαπλασιαστές μπορούν να χρησιμοποιούν κωδικοποίηση Booth υψηλότερης τάξης. Για παράδειγμα, ο κοινός πολλαπλασιασμός 8ης τάξης μειώνει τον αριθμό των μερικών γινομένων στο ένα τρίτο, αλλά απαιτεί δύσκολα στον υπολογισμό πολλαπλάσια του τόπου $3Y$, $5Y$ και $7Y$. Η κωδικοποίηση Booth 8ης τάξης απαιτεί μόνο το δύσκολο στον υπολογισμό πολλαπλάσιο $3Y$, όπως παρουσιάζεται στον Πίνακα 11.13. Παρότι αυτό απαιτεί έναν CPA πριν από την παραγωγή του μερικού γινομένου, η χρήση του μπορεί να αιτιολογηθεί λόγω της μείωσης του μεγέθους της διάταξης και της καθυστέρησης. Κωδικοποίηση Booth υψηλότερης τάξης είναι μεν εφικτή, αλλά η παραγωγή των υπολοίπων δύσκολων στον υπολογισμό πολλαπλασίων δείχνει να μην αξιζεί τον κόπο για πολλαπλασιαστές με λιγότερα από 64 bit. Παρόμοιες τεχνικές εφαρμόζονται σε υψηλότερης τάξης πολλαπλασιαστές με επέκταση προσήμου.

ΠΙΝΑΚΑΣ 11.13 Τιμές κωδικοποίησης Booth 8ης τάξης

x_{i+2}	x_{i+1}	x_i	x_{i-1}	Μερικό γινόμενο
0	0	0	0	0
0	0	0	1	Y
0	0	1	0	Y
0	0	1	1	$2Y$
0	1	0	0	$2Y$
0	1	0	1	$3Y$
0	1	1	0	$3Y$
0	1	1	1	$4Y$
1	0	0	0	$-4Y$
1	0	0	1	$-3Y$
1	0	1	0	$-3Y$

συνεχίζεται

ΠΙΝΑΚΑΣ 11.13 Τιμές κωδικοποίησης Booth 8ης τάξης (συνέχεια)


1	0	1	1	$-2Y$
1	1	0	0	$-2Y$
1	1	0	1	$-Y$
1	1	1	0	$-Y$
1	1	1	1	-0

11.9.4 Πρόσθεση Στηλών


Το κρίσιμο μονοπάτι σ' έναν πολλαπλασιαστή απαιτεί την πρόσθεση των κουκίδων σε κάθε στήλη. Παρατηρήστε ότι ένας αθροιστής αποθήκευσης κρατούμενου (CSA) είναι ένας «μετρητής των 1», ο οποίος προσθέτει τον αριθμό των 1 από τις εισόδους A , B και C και τα κωδικοποιεί στις εξόδους του αθροισματος και του κρατούμενου, όπως συνοψίζεται στον Πίνακα 11.14. Ένας CSA αποκαλείται επίσης μετρητής (3,2) [Dadda65], επειδή μετατρέπει τρεις εισόδους σε μια μέτρηση κωδικοποιημένη σε δύο εξόδους. Το κρατούμενο εξόδου περνά στην επόμενη ποιημαντική στήλη, ενώ ένα αντίστοιχο κρατούμενο εισόδου λαμβάνεται από την προηγούμενη στήλη. Συνεπώς, για λόγους απλότητας, ένα κρατούμενο αναπαρίσταται σα να διοχετεύεται κατευθείαν προς την επόμενη στήλη. Το Σχήμα 11.84 παρουσιάζει το διάγραμμα κουκίδων για μια στήλη ενός πολλαπλασιαστή διάταξης, ο οποίος αθροίζει διαδοχικά N μερικά γινόμενα χρησιμοποιώντας $N-2$ CSA. Η έξοδος παράγεται σε πλεονασματική μορφή αθροίσματος-κρατούμενου, κατάλληλη για τον τελικό αθροιστή διάδοσης κρατούμενου (CPA).

ΠΙΝΑΚΑΣ 11.14 Χρήση αθροιστή ως μετρητή των 1

A	B	C	Κρατούμενο	Άθροισμα	Πλήθος των 1
0	0	0	0	0	0
0	0	1	0	1	1
0	1	0	0	1	1
0	1	1	1	0	2
1	0	0	0	1	1
1	0	1	1	0	2
1	1	0	1	0	2
1	1	1	1	1	3



ΣΧΗΜΑ 11.84 Διάγραμμα κουκίδων για διάταξη πολλαπλασιαστή.



ΣΧΗΜΑ 11.85 Διάγραμμα κουκίδων για πολλαπλασιαστή δένδρου Wallace.






$$\lceil \log_2(\frac{N}{2}) \rceil$$

επίπεδα συμπιεστών [4:2], αν και ο καθένας έχει μεγαλύτερη καθυστέρηση από έναν CSA. Επίσης, η κανονικότητα του φυσικού σχεδίου και της διασύνδεσης καθιστά το διαδικτικό δένδρο ελκυστική επιλογή.

Για να κατανοήσετε τα πλεονεκτήματα ενός συμπιεστή [4:2], θα εισάγουμε την έννοια των γρήγορων και αργών εισόδων και εξόδων. Το Σχήμα 11.88 παρουσιάζει μια απλή σχεδίαση CSA σε επίπεδο πυλών. Το μεγαλύτερον μήκους μονοπάτι που διέρχεται από τον CSA χρησιμοποιεί δύο επίπεδα πυλών XOR2 για τον υπολογισμό του αθροίσματος. Η X αποκαλείται γρήγορη είσοδος, ενώ οι Y και Z είναι αργές είσοδοι επειδή περνούν από ένα δεύτερο επίπεδο πυλών XOR. Η C είναι η γρήγορη έξοδος επειδή απαιτεί μόνο μία καθυστέρηση πύλης, ενώ η S είναι η αργή έξοδος επειδή απαιτεί δύο καθυστέρησεις πύλης. Ένας συμπιεστής [4:2] θα μπορούσε να σχεδιαστεί ώστε να χρησιμοποιεί τέσσερα επίπεδα πυλών XOR2. Το Σχήμα 11.89 παρουσιάζει διάφορες σχεδιάσεις συμπιεστών [4:2], οι οποίες μειώνουν το κρίσιμο μονοπάτι σε 3 μόνο πύλες XOR2.

Στο Σχήμα 11.89(a), η αργή έξοδος του πρώτου CSA συνδέεται στην γρήγορη είσοδο του δεύτερου. Στο Σχήμα 11.89(b), ο συμπιεστής [4:2] έχει μετασχηματιστεί σ' ένα μεμονωμένο κύτταρο, πράγμα το οποίο




ΣΧΗΜΑ 11.89 Συμπιεστές [4:2].

επιτρέπει την αντικατάσταση μιας πόλης πλειοψηφίας μ' έναν πολυπλέκτη. Στο Σχήμα 11.89(γ), οι αρχικές XOR έχουν αντικατασταθεί από κυκλώματα XNOR 2 επιπέδων, τα οποία επιτρέπουν, σε κάποιο βαθμό, το διαμοιρασμό υπο-λειτουργιών μεταξύ των βαθμίδων, μειώνοντας το πλήθος των τρανζίστορ [Goto92].


Το Σχήμα 11.90 παρουσιάζει μια υλοποίηση συμπιεστή [4:2] με πόλες μετάδοσης, από τον [Goto97]. Χρησιμοποιεί μόνο 48 τρανζίστορ, οπότε επιτρέπει τη χρήση μικρότερης διάταξης με αγωγούς μικρότερου μήκους. Σημειώστε ότι χρησιμοποιεί τρεις διαφορετικές κυκλωματικές μορφές XNOR και δύο πολυπλέκτες υλοποιημένους με πόλες μετάδοσης.


Το Σχήμα 11.91 συγκρίνει τις χωροθετήσεις της 16×16 διάταξης πολλαπλασιαστή με κωδικοποίηση Booth από το Σχήμα 11.84, του δένδρου Wallace από το Σχήμα 11.85 και του δένδρου [4:2] από το Σχήμα 11.86. Κάθε γραμμή αντιπροσωπεύει μια οριζόντια «φέτα» του πολλαπλασιαστή, η οποία περιέχει έναν επιλογέα Booth ή έναν CSA. Κατακόρυφοι δίαυλοι συνδέουν τους CSA. Το δένδρο Wallace έχει την πιο ακανόνιστη και μεγάλους μήκους διασύνδεση. Στην πράξη, το παραλληλόγραμμο μπορεί να μετασχηματιστεί σε ορθογώνιο για καλύτερη χρήση του χώρου. Οι [Itoh01η] και [Huang05] περιγράφουν ζητήματα χωροθέτησης τα οποία αφορούν πολλαπλασιαστές με δομή δένδρου.



11.9.4.2 Τρισδιάστατη Μέθοδος Το σκεπτικό της σύνδεσης αργών εξόδων σε γρήγορες εισόδους μπορεί να γενικευτεί σε συμπιεστές με περισσότερες από τέσσερις εισόδους. Εξετάζοντας ολόκληρη τη διάταξη μερικών μονομιάς, μπορεί κανένας να κατασκευάσει δένδρο διάταξης στήλης, τα οποία θα αθροίζουν όλα τα μερικά γινόμενα στο συντομότερο δυνατό χρόνο. Αυτή η προσέγγιση αποκαλείται *τρισδιάστατη μέθοδος* (three-dimensional method, TDM), επειδή αντιμετωπίζει το χρόνο άφιξης ως τρίτη διάσταση, μαζί με τις γραμμές και τις στήλες [Oklobdzija96, Stelling98].

Το Σχήμα 11.92 παρουσιάζει ένα παράδειγμα πολλαπλασιαστή 16×16 . Το κορυφαίο παραλληλόγραμμο απεικονίζει το διάγραμμα κουκίδων του Σχήματος 11.82(β), το οποίο τώρα περιέχει εννέα γραμμές μερικών γινομένων που λαμβάνονται μέσω κωδικοποίησης Booth. Τα μερικά γινόμενα σε κάθε μία από τις 32 στήλες πρέπει να αθροιστούν για να παραχθεί το 32-bit αποτέλεσμα. Όπως έχουμε δει, αυτό γίνεται μ' ένα συμπιεστή ο οποίος παράγει ένα ζεύγος εξόδων και ακολουθείται από έναν τελευταίο CPA.





ΣΧΗΜΑ 11.96 Δένδρα κωδικοποιητών προτεραιότητας

Ένας προσανθητής (incrementer) μπορεί να κατασκευαστεί με παρόμοιο τρόπο. Η πρόσθεση του 1 σε μια λέξη εισόδου συνίσταται στην εύρεση του λιγότερου σημαντικού 0 μέσα στη λέξη και την αντιστροφή όλων των bit αυτή τη θέση. Το πρόθεμα X παίζει το ρόλο του σηματος διάδοσης σ' έναν αθροιστή. Και σ' αυτή την περίπτωση μπορούν να χρησιμοποιηθούν οποιαδήποτε από τα δίκτυα προθέματος, με διάφορους συμβιβασμούς μεταξύ επιφάνειας κυκλώματος και ταχύτητας λειτουργίας.

$$\begin{aligned} X_{ii} &= A_i && \text{προ-υπολογισμός σε επίπεδο bit} \\ X_{i:j} &= X_{i:k} \cdot X_{k-1:j} && \text{λογική ομάδας} \\ Y_i &= A_i \oplus X_{i-1:1} && \text{λογική εξόδου} \end{aligned} \quad (11.35)$$

Οι μειωτές (decrementers) και τα κυκλώματα συμπληρώματος ως προς 2 είναι επίσης παρόμοια [Hashemian92]. Ο μειωτής βρίσκεται το λιγότερο σημαντικό 1 και αναστρέφει όλα τα bit έως εκείνη τη θέση. Το κύκλωμα συμπληρώματος ως προς 2 αναστρέφει αριθμητικά έναν προσημασμένο αριθμό, αναστρέφοντας όλα τα bit μεγαλύτερης αξίας πάνω από το λιγότερο σημαντικό 1.


Μια άλλη εφαρμογή προθεματικού υπολογισμού είναι ένας αποκωδικοποιητής από δυαδικό σε κώδικα θερμομέτρου. Η είσοδος B είναι μια k -bit αναπαράσταση του αριθμού M . Η έξοδος Y είναι ένας 2^k -bit αριθμός με τα M περισσότερο σημαντικά bit σε τιμή 1, όπως δίνονται στον Πίνακα 11.17. Μια απλή προσέγγιση είναι να χρησιμοποιηθεί ένας συμβατικός $k:2^k$ αποκωδικοποιητής για την παραγωγή μιας τύπου "one-hot" λέξης A των 2^k bit. Στη συνέχεια, μπορεί να εφαρμοστεί ο ακόλουθος υπολογισμός προθέματος:

$$\begin{aligned} X_{ii} &= A_{N-i} && \text{προ-υπολογισμός σε επίπεδο bit} \\ X_{i:j} &= X_{i:k} + X_{k-1:j} && \text{λογική ομάδας} \\ Y_i &= X_{i:0} && \text{λογική εξόδου} \end{aligned} \quad (11.36)$$

Το Σχήμα 11.97(a) παρουσιάζει έναν 8-bit αποκωδικοποιητή από δυαδικό σε κώδικα θερμομέτρου, ο οποίος χρησιμοποιεί ένα δένδρο Sklansky. Ο αποκωδικοποιητής 3:8 περιέχει οκτώ πύλες AND 3 εισόδων, οι οποίες λειτουργούν με τις true και συμπληρωματικές εκδόσεις της εισόδου. Ωστόσο, η λογική μπορεί να απλοποιηθεί σε μεγάλο βαθμό εξαλείφοντας τις συμπληρωματικές εισόδους των AND, όπως παρουσιάζεται στο Σχήμα 11.97(b).

ΠΙΝΑΚΑΣ 11.17 Αποκωδικοποιητής από δυαδικό σε κώδικα θερμομέτρου

B	Y
000	00000000
001	10000000
010	11000000
011	11100000
100	11110000
101	11111000
110	11111100
111	11111110



ΣΧΗΜΑ 11.97 Αποκωδικοποιητές από δυαδικό σε κώδικα θερμομέτρου.

Σαν ένα πολυπλοκότερο παράδειγμα, ένας κωδικοποιητής τροποποιημένης προτεραιότητας βρίσκεται τα πρώτα δύο 1 σε μια ακολουθία δυαδικών αριθμών. Αυτό θα μπορούσε να είναι χρήσιμο σε μια μνήμη cache με δύο θύρες εγγραφής, στην οποία χρειάζεται να εντοπίζονται οι πρώτες δύο μη-κατειλημμένες θέσεις. Θα χρησιμοποιήσουμε δύο προθέματα: X και W . Κι εδώ, το X_{ij} υποδεικνύει ότι καμία από τις εισόδους A_i και A_j δεν έχει τεθεί. Το W_{ij} υποδεικνύει ότι ακριβώς μια από τις εισόδους $A_i \dots A_j$ έχει τεθεί. Θα παραχθούν δύο τύπου 1-hot έξοδοι, Y και Z , που υποδεικνύουν τα πρώτα δύο ψηφία 1:

$$\begin{aligned} X_{ii} &= \overline{A_i} && \text{προ-υπολογισμός σε επίπεδο bit} \\ W_{ii} &= A_i \\ X_{i:j} &= X_{i:k} \cdot X_{k-1:j} && \text{λογική ομάδας} \\ W_{i:j} &= W_{i:k} \cdot X_{k-1:j} + X_{i:k} \cdot W_{k-1:j} \\ Y_i &= A_i \cdot X_{i-1:1} && \text{λογική εξόδου} \\ Z_i &= A_i \cdot W_{i-1:1} \end{aligned} \quad (11.37)$$

11.11 Κίνδυνοι και Πλάνες

Εξίσωση των επιπέδων λογικής με την καθυστέρηση

Το να συγκρίνει κανείς μια καινούρια σχεδίαση με την καλύτερη υπάρχουσα είναι δύσκολο. Ορισμένοι μηχανικοί απλοποιούν το ζήτημα, συγκρίνοντας μόνο τα επίπεδα λογικής. Δυστυχώς, η καθυστέρηση εξαρτάται σε μεγάλο βαθμό από το λογικό φόρτο κάθε σταδίου, το βαθμό οδήγησης εξόδου και τη χωρητικότητα διασύνδεσης. Για παράδειγμα, ο [Srinivas92] υποστηρίζει ότι ένας νέος αθροιστής είναι κατά 20%-28% ταχύτερος από

- 11.16 Βρείτε τις τιμές του δυαδικά-κατοπτρικού κώδικα Gray των 4 bit για τους αριθμούς 0-15.
- 11.17 Σχεδιάστε ένα μετρητή με κωδικοποίηση Gray, στον οποίο μόνο ένα bit θα αλλάζει σε κάθε κύκλο.
- 11.18 Στον Πίνακα 11.12 και το Σχήμα 11.80 παρουσιάστηκε η κωδικοποίηση Booth 4ης τάξης χρησιμοποιώντας τα SINGLE, DOUBLE και NEG. Μια εναλλακτική κωδικοποίηση είναι να χρησιμοποιήσουμε τα POS, NEG και DOUBLE. Το POS είναι true για τα πολλαπλάσια Y και 2Y. Το NEG είναι true για τα πολλαπλάσια -Y και -2Y. Το DOUBLE είναι true για τα πολλαπλάσια 2Y και -2Y. Σχεδιάστε έναν κωδικοποιητή και επλογέα Booth χρησιμοποιώντας αυτό το σχήμα κωδικοποίησης.
- 11.19 Προσαρμόστε τη λογική του κωδικοποιητή προτεραιότητας της Εξ. (11.37) ώστε να παράγονται τρεις έξοδοι «επιλογής ενός ψηφίου» (τύπου «one-hot»), οι οποίες θα αντιστοιχούν στα πρώτα τρία 1 μιας συμβολοσειράς εισόδου.
- 11.20 Σχεδιάστε έναν κωδικοποιητή προτεραιότητας των 16 bit, χρησιμοποιώντας ένα δίκτυο προθέματος Kogge-Stone.
- 11.21 Χρησιμοποιήστε τη μέθοδο του Λογικού Φόρτου για να εκτιμήσετε την καθυστέρηση του κωδικοποιητή προτεραιότητας της Άσκησης 11.20. Υποθέστε ότι ο ηλεκτρικός φόρτος μονοπατιού είναι 1.
- 11.22 Γράψτε εξισώσεις για έναν προθεματικό υπολογισμό, ο οποίος θα καθορίζει τη δεύτερη θέση στην οποία εφανίζεται το μοτίβο 10 σε μια συμβολοσειρά εισόδου των N bit. Για παράδειγμα, η 010010 θα πρέπει να επιστρέψει 010000.
- 11.23 Ο [Jackson04] προτείνει μια επέκταση του αθροιστή Ling για την απλοποίηση των κυττάρων που έπονται στο δίκτυο προθέματος. Σχεδιάστε έναν 16-bit αθροιστή χρησιμοποιώντας αυτή την τεχνική και συγκρίνετε τον μ' ένα συμβατικό, 16-bit αθροιστή Ling.

Υποσυστήματα Διατάξεων

12


12.1 Εισαγωγή

Συχνά, οι διατάξεις μνήμης καταλαμβάνουν την πλειονότητα των τρανζίστορ σ' ένα σύστημα σε ψηφίδα (system-on-chip) τεχνολογίας CMOS. Οι διατάξεις μνήμης μπορούν να ταξινομηθούν σε κατηγορίες, οι οποίες παρουσιάζονται στο Σχήμα 12.1. Οι προγραμματιζόμενες διατάξεις λογικής (Programmable Logic Arrays, PLA), παρά το γεγονός ότι εκτελούν κατά βάση λογικές λειτουργίες και όχι λειτουργίες αποθήκευσης, εξετάζονται επίσης στο παρόν κεφάλαιο.

Η μνήμη τυχαίας προσπέλασης (random access memory, RAM) προσπελάζεται μέσω μιας διεύθυνσης και έχει καθυστέρηση ανεξάρτητη της διεύθυνσης. Εν αντιθέσει, οι μνήμες σειριακής προσπέλασης (serial access memories) προσπελάζονται ακολουθιακά, οπότε δεν είναι αναγκαία η χρήση διεύθυνσης. Οι διεύθυνσιοδοτούμενες από το περιεχόμενο μνήμης (content addressable memories) εξακριβώνουν ποια ή ποιες διεύθυνσεις περιέχουν τα δεδομένα που ταφίαζον με ένα καθοριζόμενο κλειδί (key).

Η μνήμη τυχαίας προσπέλασης κατηγοριοποιείται συνήθως σε δύο τύπους: μνήμη μόνο ανάγνωσης (ROM) και μνήμη ανάγνωσης/εγγραφής, η οποία έχει καθιερωθεί να αποκαλείται RAM, γεγονός το οποίο μπορεί να προκαλέσει σύγχυση. Ακόμα και ο όρος ROM δεν είναι απολύτως ακριβής, επειδή πολλές ROM έχουν δυνατότητα εγγραφής. Ένα πιο χρήσιμο σχήμα κατηγοριοποίησης θα ήταν ως ευμετάβλητες (volatile, μη-διατηρητικές) και μη-μεταβλητές (nonvolatile, διατηρητικές) μνήμες. Η ευμετάβλητη μνήμη διατηρεί τα δεδομένα της μόνο για όσο χρόνο τροφοδοτείται με ρεύμα, ενώ η μη-μεταβλητή μνήμη κρατάει τα δεδομένα επ' άπειρον. Ο όρος RAM κατέληξε να είναι συνώνυμος με την ευμετάβλητη μνήμη, ενώ ο όρος ROM με τη μη-μεταβλητή μνήμη.

Όμοια με τα ακολουθιακά στοιχεία, τα κύτταρα μνήμης που χρησιμοποιούνται σε ευμετάβλητες μνήμες μπορούν να κατηγοριοποιηθούν περαιτέρω σε στατικές και δυναμικές δομές. Τα στατικά κύτταρα χρησιμοποιούν μια μορφή ανάδρασης για τη διατήρηση της κατάστασής τους, ενώ τα δυναμικά κύτταρα χρη-



ΣΧΗΜΑ 12.1 Κατηγορίες διατάξεων μνήμης.